• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.16 no.5
• /
• pp.999-1008
• /
• 2012

Unlike the existing CMOS chip, ISB (Intelligent Silicon Bead) is new concept biochip equipped with optical communication and memory function. It uses the light for power of SoC CMOS and interface with external devices therefore it is possible to miniaturize a chip size and lower the cost. This paper introduces an input protocol and a design of the low power and the low area to transfer the power and the signal through a single optical signal applied from external reader device to bead chip at the same time. It is also verified through simulation and measurement. In addition, low-power PROM is designed for recording and storing ID of a chip and it is successful in obtaining the value of output according to the optical input. Through this study, a new type biochip development can be expected by solving high cost and a limit of miniaturizing a chip area problem of an existing RFID.

• Proceedings of the Korea Inteligent Information System Society Conference
• /
• 2005.05a
• /
• pp.198-201
• /
• 2005

DNA microarray 칩은 신약 개발, 유전적 질환 진단, Bio-molecular 상호작용 연구, 유전자의 기능연구 등 폭넓게 사용되고 있다. 이 논문은 cDNA mimcroarray 데이터를 분석하기 위한 웹형태의 시스템 개발에 대한 내용을 다룬다. 하나의 cDNA microarray에는 수 백에서 수 만개의 유전자가 심어져 있으며, 데이터를 분석할 때 대량의 데이터와 다양한 형태의 오류로 인해서 데이터간의 차이를 보정하는 분석 도구와 통계적 기법들이 사용되어야 한다. 본 논문에서는 가상 칩 뷰어를 이용하여 실제 microarray 데이터의 foreground intensity에서 백그라운드의 intensity를 제거하여 일반화된 칩 이미지를 생성한다. 이 가상 칩 뷰어는 여러 가지 필터효과와 서로 다른 두 형광의 차이를 조정하는 global normalization 기법을 사용하여 발현 유전자 분석을 시각적으로 할 수 있고, 중복된 마이크로어레이 칩 데이터를 통하여 시간이 많이 걸리는 분석전 칩의 유효성을 검토할 수 있다. 칩 데이터의 normalization을 위한 통계 방법으로 R 통계 도구와 linear 모델을 사용하여 microarray 칩의 유전자 발현 양상을 분석한다. 통계적 방법을 사용하지 않은 데이터를 추출, 이 데이터의 패턴 그래프 그리고 발현 레벨을 분류하여 마이크로어레이의 각 스팟의 유효성 검토의 정확성을 높였다. 이 시스템은 칩의 유효성 검토, 스팟의 유효성 검토, 유전자 선정에 대해 분석의 용이성과 정확성을 높일 수 있었다.

• Journal of the Korean Recycled Construction Resources Institute
• /
• v.10 no.3
• /
• pp.327-334
• /
• 2022

In this study, in order to evaluate the characteristics of mortar and concrete using wood chip cogeneration plant flooring as fine aggregate, mortar characteristics according to wood chip aggregate replacement rate and water-cement ratio as a substitute for crushed sand, and concrete characteristics according to wood chip aggregate replacement rate were compared and evaluated. The cement mortar flow according to the wood chip aggregate replacement rate showed a tendency to increase as the wood chip aggregate replacement rate increased, and the compressive strength and flexural strength increased as the wood chip aggregate replacement rate increased. The slump and air content of concrete increased as the aggregate replacement rate increased, and the compressive strength and tensile splitting strength of concrete tended to increase as the wood chip aggregate replacement rate increased. Accordingly, the possibility of using the flooring by the cogeneration plant as a fine aggregate for concrete was confirmed.

• 한국정보통신설비학회:학술대회논문집
• /
• 2007.08a
• /
• pp.104-110
• /
• 2007

FTTH상용화, IEEE802.11n 무선랜 기술의 상용화 등과 같은 초고속 전송기술의 발전에 따라 홈네트워킹 환경 또한 급격하게 변화하고 있다. 100Mbps를 초과하는 많은 홈네트워킹 기술들의 개발로 인해 홈게이트웨이에 보다 넓은 대역의 LAN 인터페이스를 요구하게 되었고, xDSL이나 케이블모뎀 기반의 가입자망과의 대역폭 차이는 고성능의 QoS 기능을 요구하게 되었다. 이러한 통신환경을 토대로 홈게이트웨이의 기능에 대한 요구사항을 분석하고 홈게이트웨이용 스위칭 칩의 개발규격을 도출하였다. 그리고 새로운 네트워크 기반의 비즈니스 모델을 개발하고자 하는 통신사업자의 요구사항과 QoS나 IPv6등의 다양한 네트워크 요구사항을 등을 유연하게 수용할 수 있으며, 칩의 기능과 성능을 수정하 또는 추가할 수 있는 네트워크 프로세서 기반의 기가빗 스위치 칩을 개발하였다. 개발 칩은 패킷 프로세서로 Layer 4까지 의 패킷헤드를 처리하고, 2기가빗이더넷 + 6패스트이더넷 포트를 갖도록 설계하였으며, FPGA를 이용하여 스위칭 칩의 기본적인 전송기능과 성능, Flow별 패킷 분류 및 패킷 필터링, 스케쥴링 기능 등의 시험을 통하여 설계한 칩의 기능과 성능을 확인하였다.

• Resources Recycling
• /
• v.20 no.6
• /
• pp.37-42
• /
• 2011

Copper chip scrape has been occurred by cutting of copper pipe. The feasibility of copper chip scrape into the copper powder by milling was studied. Two milling type such as rod milling and horizontal balling milling were applied in this research. Copper chip can not fragmented into powder by using rod milling. In contrast to rod milling, copper chip can be changed into powder by horizontal ball milling for above 36 hours. It was found that recycling of copper chip scraps into copper powder by horizontal ball milling is possible and powder fraction percent ($75{\sim}150{\mu}m$) of milled copper chip for 48 hours is 25.3%.

• Journal of the Microelectronics and Packaging Society
• /
• v.14 no.3
• /
• pp.57-64
• /
• 2007

New Chip-on-glass technology to attach an Si chip directly on the glass substrate of LCD panel was studied with local heating method of the Si chip by using thin film heater fabricated on the Si chip. Square-shaped Cu thin film heater with the width of $150\;{\mu}m$, thickness of $0.8\;{\mu}m$, and total length of 12.15 mm was sputter-deposited on the $5\;mm{\times}5\;mm$ Si chip. With applying current of 0.9A for 60 sec to the Cu thin film heater, COG bonding of a Si chip to a glass substrate was successfully accomplished with reflowing the Sn-3.5Ag solder bumps on the Si chip.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.04a
• /
• pp.877-880
• /
• 2009

반도체 집적도의 향상과 제한된 프로세서 설계 능력으로 인한 칩 멀티 프로세서의 도입은 최근 수 년 동안 급속히 이루어졌으나, 다수의 프로세싱 코어를 효율적으로 사용하기 위한 기법은 부족한 실정이다. 칩 멀티 프로세서 상에서 실제 작업을 수행하지 않는 유휴 코어의 발생은 불가피하며, 이 때 코어가 소유한 자원들은 낭비될 수 밖에 없다. 기존의 연구들은 이렇게 낭비되는 자원 중에서 캐시의 효율적 관리를 위해 공유 캐시 형태로 캐시를 구성하였으나, 전체 캐시 관리에 따른 많은 오버헤드를 수반하였다. 본 논문에서는 이러한 유휴 캐시의 발생이 불가피함을 인지하고 그것을 칩 내 메모리 공간으로써 활용하여 칩 멀티 프로세서 전체의 성능을 향상시키는 기법을 제안한다. 이를 위해 ARM 코어 기반의 칩 멀티프로세서 시뮬레이터 환경을 구성하여 제안된 기법을 검증한다. 실험 결과 본 논문에서 소개된 기법은 4-코어 및 16 코어 기반 칩 멀티 프로세서 환경에서 각각 17%와 8%의 IPC 향상을 가져왔다.

• Land and Housing Review
• /
• v.3 no.3
• /
• pp.299-305
• /
• 2012

Various types of bio wood chip for fermentation-extinction of food waste was investigated by comparing their different pore structure with the performance of weight loss rate and microbial activity. The fermentation-extinction of food waste with bio wood chip was examined by adding 700~1,500g of food waste every day during 15 days to the fermentation-extinction reactor with condition of $30{\sim}50^{\circ}C$ temperature and 30~70% humidity, where 1,500g of bio wood chips were existed. The bio wood chips used in this experiment were categorized into 4 different types; microbial-mixing type(A biochip), macro pore type(B biochip) under $2{\mu}m$ of pore size, micro pore type of wood-chips(C biochip) under $0.1{\mu}m$ of pore size, viscous & sticky type(D biochip). As a result, A, B, C, D bio wood chip exhibited 85%, 63%, 92%, 73% weight loss of food waste with fermentation-extinction. The maximum weight loss of food waste was obtained at the fermentation-extinction experiments by using C bio wood chip. On the other hands, the maximum ratio of ATP to COD and TN was obtained from $3.00{\times}10^{-10}$ and $2.31{\times}10^{-11}$ in the case of C bio wood chip, comparing with other types of bio wood chip. Consequently, the performance of weight loss rate was affected with the micro pore structure of bio wood chip which have an advantage of extensive microbial activity space in the fermentation-extinction of food waste.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10b
• /
• pp.547-549
• /
• 2004

금융과 통신의 컨버전스 영역서 탄생된 금융칩 기반 모바일뱅킹 서비스 구현 과정에서 나타난 표준화에 대한 이슈에 대해 알아보고, 그 중에서도 금융칩 표준화에 초점을 맞추었다. 금융칩 설계목적, 규격 및 파일구조 등에 대해 연구하고 현재 국내은행 중 방식 A와 방식 B를 채택한 은행간의 차이점 및 문제점, 장단점 분석 및 금융칩에 탑재하는 신용카드 방식에 대한 표준화에 대해 연구하였다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.442-443
• /
• 2010

최근 고성능 스마트 카드가 모바일 폰, 자바 카드, 전자 여권, 은행 카드용으로 여러 회사에서 다양하게 출시되고 있다. 이러한 스마트 카드는 내부의 다양한 응용 프로그램을 수행하기 위한 칩 운영체제를 가지고 있다. 본 논문은 다운로드 가능한 CAS 시스템에 특화된 칩 운영체제 설계에 대해 기술한다. 또한 칩 운영체제를 구현하기 위한 개발 환경으로 가상 개발 환경에 기초한 스마트 개발 환경 구현에 대해 기술하며 다양한 스마트 카드 응용 프로그램 개발을 위한 가상 개발 환경에 대해 논의한다.