• 제목/요약/키워드: 최대출력 사이클

검색결과 33건 처리시간 0.025초

가우시안 정규기저를 이용한 $GF(2^m)$상의 워드-레벨 곱셈기 (Word Level Multiplier for $GF(2^m)$ Using Gaussian Normal Basis)

  • 김창훈;권윤기;김태호;권순학;홍춘표
    • 한국통신학회논문지
    • /
    • 제31권11C호
    • /
    • pp.1120-1127
    • /
    • 2006
  • 본 논문에서는 타원곡선 암호 시스템(Elliptic Curve Cryptosystem : ECC)을 위한 $GF(2^m)$상의 새로운 워드-레벨 곱셈기를 제안한다. 제안한 곱셈기는 원소표기법으로 가우시안 정규기저(Gaussian Normal Basis: GNB)를 이용하며. [m/w] 클럭 사이클마다 곱셈 연산의 결과를 출력한다. 여기서 w는 워드크기이다. 제안한 워드-레벨 곱셈기를 Xilinx XC2V1000 FPGA칩을 이용하여 구현한 후 기존에 제안된 워드-레벨 곱셈기와 성능을 비교 분석한 결과. 가장 낮은 최대 처리기 지연시간(critical path delay)을 가진다

$CF(2^m)$상의 LSD 우선 곱셈을 위한 새로운 시스톨릭 어레이 (A New Systolic Array for LSD-first Multiplication in $CF(2^m)$)

  • 김창훈;남인길
    • 한국통신학회논문지
    • /
    • 제33권4C호
    • /
    • pp.342-349
    • /
    • 2008
  • 본 논문에서는 암호 응용을 위한 $CF(2^m)$상의 새로운 디지트 시리얼 시스톨릭 곱셈기를 제안한다. 제안된 곱셈기는 연속적인 입력 데이터에 대해 ${\lceil}m/D{\rceil}$ 클럭 사이클마다 곱셈 결과를 출력한다. 여기서 D는 선택된 디지트 크기이다. 기존에 제안된 구조들은 선형의존성 때문에 디지트 크기 D가 증가하면 최대 처리기 지연시간 역시 선형으로 증가하지만 제안된 곱셈기는 이진트리 형태의 내부 구조를 가지기 때문에 D에 대해 로그단위로 증가한다. 따라서 제안된 구조는 기존에 제안된 디지트 시리얼 시스톨릭 곱셈기에 비해 계산지연을 상당히 감소시킨다. 뿐만 아니라 제안된 곱셈기는 규칙성, 모듈성, 단방향 신호 흐름의 특성을 가지기 때문에 VLSI 구현에 매우 적합하다.

다중 입력 다중 출력 통신 시스템을 위한 저 복잡도의 Joint QR decomposition-Lattice Reduction 프로세서 (A Low-Complexity Processor for Joint QR decomposition and Lattice Reduction for MIMO Systems)

  • 박민우;이상우;김태환
    • 전자공학회논문지
    • /
    • 제52권8호
    • /
    • pp.40-48
    • /
    • 2015
  • 본 논문에서는 다중 입력 다중 출력 시스템을 위한 전 처리 과정인 QR Decomposition (QRD) 과 Lattice Reduction (LR)에 대하여, 두 과정의 연산의 공유성을 바탕으로 이를 공동으로 처리하는 프로세서를 제안한다. 제안하는 전 처리 프로세서는 다중 사이클 아키텍처로 설계하여 하드웨어 복잡도를 낮추었고, 두 전 처리 과정을 채널 환경에 따라 선택적으로 수행한다. 제안하는 전 처리 프로세서는 $0.18-{\mu}m$ CMOS공정의 셀 라이브러리를 사용하여 139K의 논리 게이트로 구현되었고, 최대 117MHz의 동작주파수에서 $8{\times}8$ 행렬에 대한 QRD와 LR의 수행에 대하여 $5{\mu}s$의 latency를 갖는다.

도시유역 물순환 해석 모형의 물순환 개선시설 모듈 개발 (Development of treatment facilities for improving water cycle in the water cycle analysis model for the urban catchment)

  • 장철희;김현준;노성진
    • 한국수자원학회:학술대회논문집
    • /
    • 한국수자원학회 2010년도 학술발표회
    • /
    • pp.1360-1364
    • /
    • 2010
  • 도시유역 물순환 해석 모형(Catchment hydrologic cycle Analysis Tool, CAT)은 기존의 개념적 매개변수 기반의 집중형 수문모형과 물리적 매개변수 기반의 분포형 수문모형의 장점을 최대한 집약하여, 도시유역 개발 전/후의 장/단기적 물순환 변화특성을 정량적으로 평가하고 물순환 개선시설의 효과적인 설계를 지원하기 위한 물순환 해석 모형이다. 이 모형은 수문학적으로 균일하게 판단되는 범위를 소유역으로 분할하여 지형학적 요인에 의한 유출 특성을 객관적으로 반영할 수 있으며, 개발 공간 단위별로 침투, 증발, 지하수 흐름 등의 모의가 가능하도록 하는 링크-노드 방식으로 개발되었다. 모형의 UI(User Interface)는 사용자가 손쉽게 모형을 적용/관리하고, 여러 시나리오를 동시에 효과적으로 모의하여 분석할 수 있도록 설계되었다. 또한, 모든 입/출력 자료를 엑셀이나 텍스트 형식과 연동되도록 하여 프로젝트별 매개변수 관리가 용이하도록 개발하였다. 특히 본 모형에서는 사용자의 목적에 맞는 다양한 물순환 개선시설(침투시설, 저류지, 습지, 빗물저장시설, 리사이클 및 외부급수 등)의 구현 및 모의가 가능하도록 개발하였다. 여기서, 물순환 개선시설이란 빗물을 흡수하고 저류할 수 있는 도시녹지시설 혹은 구조물로서 도심 내의 불투수면을 저감시키고 유출수를 줄이면서 동시에 녹지를 확보하여 효과적인 물순환 기능에 영향을 미치는 시설들이다. 이러한 물순환 개선시설은 신도시 및 지역 혁신도시 개발 등의 대규모 토지이용변화가 예상되는 개발지역에 대한 평가 및 개선 기술을 제공하여 물순환 건전화를 위한 설계에 직접적으로 활용될 수 있는 큰 장점을 지니고 있다. 먼저 침투 시설은 계획침투량을 반영하며 토양으로의 침투량과 지하수로의 이동을 모의한다. 저류시설은 하도 내에 위치한 online 저류지와 하도 외에 위치한 offline 저류지로 구분하고 저류지 수면의 증발량과 취수량을 고려하며, 방류구를 통한 방류량을 반영하였다. offline 저류지의 경우는 하도 내의 흐름의 규모에 따라서 일정량을 넘는 경우만 offline 저류지로 유입될 수 있는 양을 산정하도록 하였으며 하류 하천으로의 방류를 반영하여 홍수 후에 저류지가 비워지도록 하였다. 유역 내의 습지는 식생과 수면에서의 증발산을 반영하였다. 습지의 저류능력을 넘는 양은 월류되어 하류로 유출되며, 방류구를 통한 방류량을 반영하였다. 빗물저장시설의 경우는 초기우수와 같은 일정량 이하의 유입량과 시설용량을 초과하는 양은 방류하도록 하였고, 물 사용량을 반영하였다. 또한, 본 모형에서는 하천 내에서 취수하여 유역으로 공급할 수 있도록 리사이클 처리노드를 계획하였다. 리사이클은 용수 이용 목적에 따라 필요지역으로 공급되는 것으로 하였으며, 하천유지용수의 목적으로 취수되어 상류 혹은 하류의 임의 지역으로 공급되는 것을 포함하였다. 또한, 유역외부에 광역으로 급수되는 공급량도 반영하도록 하였다.

  • PDF

2단 압축 하이브리드 히트펌프의 특성 시뮬레이션 (Numerical Simulation of a Two-Stage Hybrid Heat Pump)

  • 정시영;윤한구;박기웅;박성룡;김민성
    • 대한기계학회논문집B
    • /
    • 제34권2호
    • /
    • pp.191-196
    • /
    • 2010
  • 기존의 증기압축식과 흡수식을 결합한 하이브리드 히트펌프는 $50^{\circ}C$정도의 저열원에서 $80{\sim}90^{\circ}C$의 온수를 효과적으로 생산할 수 있다. 본 연구에서는 EES를 사용하여 2단 압축 하이브리드 히트펌프와 1단 압축 하이브리드 히트펌프의 성능을 비교하였다. 동일한 작동조건에서 2단 압축 하이브리드 히트펌프는 1단 압축 하이브리드 히트펌프보다 약간 높은 COP를 가지며 더 안정적인 상태에서 운전이 가능한 것으로 나타났다. 2단 압축 하이브리드 히트펌프에서 작동 유체의 최대 온도는 1단 압축 하이브리드 히트펌프보다 40K정도 낮게 나타났으며 이는 윤활유의 작동에 무리없는 운전상태를 가능하게 한다. 1단과 2단 하이브리드 히트펌프 모두 UA값이 증가할 때 COP는 감소하였으며 열출력은 증가하였다.

유한체 GF(2m)의 응용을 위한 새로운 나눗셈 회로 (New Division Circuit for GF(2m) Applications)

  • 김창훈;이남곤;권순학;홍춘표
    • 정보처리학회논문지A
    • /
    • 제12A권3호
    • /
    • pp.235-242
    • /
    • 2005
  • 본 논문에서는 유한체 $GF(2^m)$의 응용을 위한 새로운 비트-시리얼 나눗셈 회로를 제안한다. 제안된 나눗셈 회로는 수정된 바이너리 최대 공약수 알고리즘에 기반하며, 2m-1 클락 사이클 비율로 나눗셈 결과를 출력한다. 본 연구에서 제안된 회로는 기존의 비트-시리얼 나눗셈 회로에 비해 속도에서 $43\%$, 칩 면적에서 $20\%$의 성능 개선을 보인다. 또한 제안된 회로는 기약다항식의 선택에 있어 어떠한 제약 조건도 두지 않을 뿐 아니라 매우 규칙적이고 모듈화 하기 쉽기 때문에 필드 크기 m에 대해 높은 유연성 및 확장성을 제공한다. 따라서 본 논문에서 제안된 나눗셈 회로는 저면적을 요구하는 $GF(2^m)$의 응용에 매우 적합하다.

GF(2m)상의 MSD 우선 알고리즘 기반 디지트-시리얼 곱셈기 (A Digit Serial Multiplier Over GF(2m)Based on the MSD-first Algorithm)

  • 김창훈;김순철
    • 정보처리학회논문지A
    • /
    • 제15A권3호
    • /
    • pp.161-166
    • /
    • 2008
  • 본 논문에서는 유한체 GF($2^m$)상의 다항식 기저를 이용한 디지트 시리얼 시스톨릭 곱셈기를 제안한다. 제안된 곱셈기는 MSD(Most Significant Digit) 우선 곱셈 알고리즘에 기반하며, 연속적인 입력 데이터에 대해 "m/D" 클럭 사이클마다 곱셈 결과를 출력한다. 여기서 D는 선택된 디지트 크기이다. 기존에 제안된 구조들은 선형의존성 때문에 디지트 크기 D가 증가하면 최대 처리기 지연시간 역시 선형으로 증가하지만 제안된 곱셈기는 이진트리 형태의 내부 구조를 가지기 때문에 D에 대해 로그단위로 증가한다. 따라서 제안된 구조는 기존에 제안된 디지트 시리얼 시스톨릭 곱셈기에 비해 계산지연시간을 상당히 감소시킨다. 뿐만 아니라 제안된 곱셈기는 높은 규칙성, 모듈성, 단방향 신호 흐름의 특성을 가지기 때문에 VLSI 구현에 매우 적합하다.

강제진동기법을 이용한 표준동역학 모델의 피치 동안정미계수측정 (Measurements of the Pitch Dynamic Stability Derivatives of a Standard Dynamics Model Using a Forced Vibration Technique)

  • 조환기;김승필;백승욱;장조원
    • 한국항공우주학회지
    • /
    • 제35권6호
    • /
    • pp.489-495
    • /
    • 2007
  • 표준 동역학 모델의 피치 동안정미계수를 측정하기 위한 실험적 연구가 아음속 풍동에서 수행되었다. 모델은 트리거 신호가 주어지면 직류형 서보모터에 의하여 일정한 진폭과 주파수로 상, 하 피치운동을 시작하며, 동시에 25 사이클 동안의 데이터가 자료획득시스템에 저장된다. 동안정미계수 계산에 필요한 위상차는 기준입력 신호와 모델의 무게중심에 장착된 밸런스로부터 나오는 출력신호의 최대 정점과의 위상변화로부터 얻어졌다. 또한 Stabilator의 동안정미계수에 대한 영향은 조종면을 변위시키면서 측정하였다. 본 실험을 위해 독창적으로 제작된 모델의 구동장치 및 실험장치가 다른 연구와 다른데도 불구하고 실험결과는 받음각 변화에 따른 동안정미계수의 변화 경향성이 TPI, NAE, 그리고 FFA의 연구결과와 비교적 잘 일치함을 확인하였다.

열전소자를 이용한 모터사이클용 엔진 배기 폐열 회수 시스템 성능 해석 (Performance Simulation of Motorcycle Engine Exhaust Heat Recovery System using Thermoelectric Element)

  • 이무연;김기현
    • 한국산학기술학회논문지
    • /
    • 제19권2호
    • /
    • pp.695-701
    • /
    • 2018
  • 엔진에서 배기폐열을 회수하여 엔진의 열효율을 향상시키고자 하는 연구가 활발히 이루어지고 있다. 본 연구에서는 모터사이클용 엔진의 배기 폐열 회수용 열전발전 시스템의 성능 해석을 수행하였다. Gamma Tech.의 GT-SUITE 소프트웨어를 사용하여 엔진모사 모델과 열전발전 시스템 모델을 구성하였다. 첫째, 엔진 속도 1000~7000 rpm, 엔진 부하 0~100% 조건에서 엔진의 출력, 연비 등 성능 특성과 배기가스량, 배기가스 온도 등 배기가스 특성을 파악하였다. 연료의 화학에너지 대비 배기가스로 배출되는 에너지의 비율은 엔진 속도 및 부하에 따라 40~60% 수준으로 확인되었다. 둘째, 배기폐열회수용 열전발전 시스템 모델을 구성하였다. 엔진 모델과 열전발전 시스템 모델을 통합 해석하여, 열전소자에서 발생하는 전압, 전류, 회수 전력 특성 등을 분석하였다. 열전소자의 발전 특성은 시스템을 통과하는 배기가스의 온도 분포에 지배적인 영향을 받았다. 현재 구성된 배기폐열회수용 열전발전 시스템의 열전발전량은 배기폐열 에너지 중 최대 2.2% 수준을 회수할 수 있음을 확인하였다. 향후 연구에서는 열전발전 시스템의 설계에 따른 열전발전량 특성을 파악하고, 열전발전 시스템 설계 최적화를 수행할 예정이다.

224-비트 소수체 타원곡선을 지원하는 공개키 암호 프로세서의 저면적 구현 (A small-area implementation of public-key cryptographic processor for 224-bit elliptic curves over prime field)

  • 박병관;신경욱
    • 한국정보통신학회논문지
    • /
    • 제21권6호
    • /
    • pp.1083-1091
    • /
    • 2017
  • NIST 표준에 정의된 소수체(prime field) GF(p) 상의 224-비트 타원곡선을 지원하는 타원곡선 암호 프로세서를 설계하였다. 타원곡선 암호의 핵심 연산인 스칼라 점 곱셈을 수정형 Montgomery ladder 알고리듬을 이용하여 구현하였다. 점 덧셈과 점 두배 연산은 투영(projective) 좌표계를 이용하여 연산량이 많은 나눗셈 연산을 제거하였으며, 소수체 상의 덧셈, 뺄셈, 곱셈, 제곱 연산만으로 구현하였다. 스칼라 점 곱셈의 최종 결과값은 다시 아핀(affine) 좌표계로 변환되어 출력하며, 이때 사용되는 역원 연산은 Fermat's little theorem을 이용하여 구현하였다. 설계된 ECC 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다. $0.18{\mu}m$공정의 CMOS 셀 라이브러리로 합성한 결과 10 MHz의 동작 주파수에서 2.7-Kbit RAM과 27,739 GE로 구현되었고, 최대 71 MHz의 동작 주파수를 갖는다. 스칼라 점 곱셈에 1,326,985 클록 사이클이 소요되며, 최대 동작 주파수에서 18.7 msec의 시간이 소요된다.