• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.72-77
• /
• 2009

본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.

• 한국광학회지
• /
• 제11권2호
• /
• pp.108-113
• /
• 2000

본 논문에서는 새롭게 제안한 ASE 차동 감시 방법을 이용하여 EDFA의 이득 과도 현상 및 정상상태의 이득 오차를 제어하는 방법에 대해 기술한다. 현재까지 EDFA의 과도현상을 해결하기 위해 제안된 방법들은 대부분 제어에 있어서 특정한 기준점을 필요로 하기 때문에 다양한 규격을 갖는 증폭기들에 적용하고자 할 때에는 증폴기 각각의 특성을 측정하여 제어 파라미터를 변경하거나 제어 회로를 수정해야 하는 불편이 있어Te. 본 논문에서는 이를 해결하기 위한 방법으로서 이득 대력양단의 ASE 파워를 서로 비교하여 얻은 이득 평탄도의 변화를 이득의 변화로 간주하는 이득 오차 검출기를 제안하였다. 제안한 방법은 이득과 이득 평탄도의 1:1 대응관계를 이용하는 것으로서, 밀도 반전의 변화를 직접적으로 반영할 뿐만 아니라, 그 동작에 있어서 제어 회로의 기준점을 필요로 하지 않기 때문에 하나의 회로를 서로 다른 이득 특성을 갖는 증폭기에 회로의 변경 없이 적용할 수 있다는 장점을 가지고 있다. 이를 검증하기 위해 실제 제작된 EDFA 및 여러 개의 EDFA로 연결된 링크를 대상으로 완전한 이득 고정 시스템을 구현하였는데 제작된 증폭기의 정상상태 이득 및 이득 고정 시스템의 설계 파라미터에 무관하게 정확한 이득 고정 성능을 얻을 수 있었다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.714-721
• /
• 2022

다중 주파수 클럭 신호를 사용하는 시스템 온 칩(SoC: system on a chip)를 위해 위상 고정 루프(PLL: phase-locked loop) 기반 주파수 합성기가 제안된다. 제안하는 PLL 기반 주파수 합성기는 위상 주파수 검출기(PFD: phase frequency detector), 전하 펌프(CP: charge pump), 루프 필터, 전압 제어 발진기(VCO: voltage-controlled oscillator), 그리고 주파수 분주기로 구현되는 전하 펌프 위상 고정 루프와 에지 컴바이너로 구성된다. PLL은 6개의 차동 지연 셀을 사용하여 VCO에 의해 12 위상 클록을 출력하며, 에지 컴바이너는 PLL의 12상 출력 클럭의 에지 컴바이닝과 주파수 분주를 통해 출력 클럭의 주파수를 합성한다. 제안된 PLL 기반 주파수 합성기는 1.2V 공급전압을 사용하는 55nm CMOS 공정에서 설계된다. 설계된 PLL 기반 주파수 합성기는 주파수가 20.75MHz인 기준 클록에 대해 166MHz, 83MHz 및 124.5MHz의 세 클록 신호를 출력한다.

• 한국항행학회논문지
• /
• 제23권2호
• /
• pp.97-103
• /
• 2019

본 논문에서는 페이딩(fading)에 의한 영향이 적은 실시간 목표물 변경이 가능한 유도무기에 적용할 수 있는 수신 모뎀을 설계 및 제작하는데 목적이 있다. 설계된 모뎀은 동기 검출기 (sync detector), 타이밍 추정부 (timing estimator), 타이밍 복원부 (timing recovery), 차동 복호기(differential decoder) 와 비터비 복호기 (viterbi decoder)로 구성되며, 이를 FPGA (field programmable gate array)로 구현하여 요구 사항에 맞춰 재설계 및 수정이 유연하도록 구현하였다. 제작된 모뎀 보드는 중간 주파수 (IF; intermediate frequency)에서 기저대역으로 직접 변환하였으며, ADC (analog to digital converter)를 통하여 디지털 데이터로 변환하였다. 모의실험과 측정 및 시험을 수행하여, 실시간 목표물 변경이 가능한 유도무기에 적용 가능하다는 것을 확인하였다.

• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.51-57
• /
• 2010

대형 TFT LCD 판넬의 감마보정전압을 구동하기 위한 레일-투-레일 고전압 CMOS 완충 증폭기를 제안하였다. 이 회로는 단일 전압하에서 동작하고 18V 전압원에서 0.5mA 의 전류소비특성을 나타내며 8비트/10비트 고해상도 TFT LCD 판넬의 감마보정 전압 구동을 위하여 설계하였다. 이 회로는 높은 slew rate, 0.5mA의 정적 전류특성을 나타내며 1k$\Omega$의 저항성/용량성 부하구동 능력을 가지고 있다. 또한 넓은 출력 공급범위를 지니며, 5mA의 출력 정전류를 내보낼 경우 50mV미만의 옵셋전압 특성을 가진다. 또한, 용량성 부하 구동시 입력기준 옵셋전압이 2.5mV 미만인 좋은 특성을 나타낸다. 본 논문에서는 넓은 스윙입력범위와 출력 동작 범위을 얻기 위해 전류미러형 n-채널 차동증폭기, p-채널 차동증폭기, AB-급 푸쉬-풀 출력단, 히스테리시스 비교기를 사용한 입력레벨 검출기 등을 사용하였다. 제안된 회로는 고전압 디스플레이 구동 IC에 사용하기 위해 0.18um 18V 고전압 CMOS 공정기술에 의해 제작되었다. 제안된 회로는 8~18V의 공급 전압 범위에서 동작한다.

• 대한전자공학회논문지SD
• /
• 제38권7호
• /
• pp.493-502
• /
• 2001

기존의 논리 테스팅에 비하여 여러 가지 장점을 가지는 전류 테스팅을 위하여 새로운 내장형 전류 감지 회로를 설계하였다. 본 논문에서 제안된 내장형 전류 감지 회로는 시험 대상 회로에서 발생하는 전류와 인버터의 전류 발생 특성에 의해 복사되어진 전류를 비교함으로서 시험 대상 회로의 고장 존재 여부를 감지하여 Pass/Fail 신호로 발생시킨다. 설계된 회로는 차동 증폭 형태의 증폭기와 비교기로 이루어져 있으며, 시험 대상 회로의 전류를 복사해 내기 위한 인버터를 포함하고 있어서 총 10개의 트랜지스터와 3개의 인버터를 사용한다. 본 논문에서 제안된 내장형 전류 감지 회로는 고장 테스트를 위하여 별도의 클럭을 사용하지 않는다. 또한 모드 선택이 필요하지 않아 on-line 테스팅이 가능하며, Pass/Fail 신호를 칩의 외부로 전달하는 출력단자 하나를 제외하고는 별도의 제어단자가 필요하지 않은 장점을 가진다. HSPICE를 사용한 컴퓨터 모의 실험을 통하여 시험 대상 회로에 삽입된 고장을 정확하게 검출해 낼 수 있음을 확인하였다. 제안된 내장형 전류 감지 회로가 칩의 전체 면적에서 차지하는 면적소모는 8×8 병렬 승산기를 시험 대상 회로로 사용한 경우에 약 4.34 %로 매우 작아서 내장형 전류 감지회로에 의한 면적 소모에 대한 부담은 거의 없는 것으로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.19-24
• /
• 2007

최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.

• 센서학회지
• /
• 제4권2호
• /
• pp.14-21
• /
• 1995

본 논문은 전력설비와 뇌방전에 의하여 발생하는 시변자장을 측정할 수 있는 능동성 자장측정계에 대하여 기술하였다. 자장측정계는 루우프형 센서, 차동증폭기로 동작되는 능동성 적분기로 이루어졌다. 시변자장측정계와 교정장치의 이론적 원리 및 설계방법에 대하여 제시하였으며, 교정실험으로부터 주파수대역 $270\;Hz\;{\sim}\;2.3\;MHz$, 응답감도 128 $mV/{\mu}T$를 얻었고, 교정실험계에서 자장센서범위의 자계의 세기는 ${\pm}3\;%$이내로 균일하였다. 적용실험으로는 대전류 발생장치에 의하여 모의 뇌임펄스전류와 진동성 임펄스전류를 발생시켜서 인가전류와 검출자장의 파형을 비교하였으며, 이의 결과는 거의 일치하였고, 편차는 0.5 %이내이었다.

• 한국전자통신학회논문지
• /
• 제14권2호
• /
• pp.309-316
• /
• 2019

본 논문은 로컬 클록 왜곡을 보상하는 낮은 지터 성능의 지연 고정 루프를 제시한다. 제안된 DLL은 위상 스플리터, 위상 검출기(PD), 차지 펌프, 바이어스 생성기, 전압 제어 지연 라인(Voltage Controlled Delay Line) 및 레벨 변환기로 구성된다. VCDL(: Voltage Controlled Delay Line)은 CML(: Current Mode Logic)을 사용하는 자체 바이어스 지연 셀을 사용하여 온도에 민감하지 않고 잡음을 공급한다. 위상 스플리터는 VCDL의 차동 입력으로 사용되는 두 개의 기준 클록을 생성한다. 제안된 회로의 PD는 CML에 비해 적은 전력을 소비하는 CMOS 로직을 사용하기 때문에 PD는 위상 스플리터의 유일한 단일 클록을 사용한다. 따라서 VCDL의 출력은 로컬 클록 분배 회로뿐만 아니라 PD에 사용되므로 레벨 변환기에 의해 레일-투-레일 신호로 변환된다. 제안된 회로는 $0.13{\mu}m\;CMOS$ 공정으로 설계되었으며, 주파수가 1GHz인 클록이 외부에서 인가된다. 약 19 사이클 후에 제안된 DLL은 잠금이 되며, 클록의 지터는 1.05ps이다.

• 한국정보전자통신기술학회논문지
• /
• 제16권6호
• /
• pp.413-419
• /
• 2023

LED는 조명뿐만 아니라 휴대폰, 자동차, 디스플레이 등과 같은 다양한 분야에 널리 사용되고 있으며, LED 조명과 통신이 융합된 가시광 통신(VLC)이 크게 주목을 받고 있다. 본 논문에서는 일반적인 차량에서 사용되고 있는 적색, 황색 LED를 이용하여 차량 간(V2V) 데이터를 전송할 수 있는 차량 간 가시광 통신시스템을 직접 구현하고 실험하였다. 전위 차량에서 수집된 데이터와 속도 데이터인 서로 다른 데이터들을 차량의 후미등인 적색, 황색 LED를 이용해 NRZ-OOK로 변조하여 가시광으로 각각 전송했으며, 광 검출기(PD)는 가시광 신호를 수신하여 데이터를 복원한다. 형광등과 자연광의 간섭 광의 영향을 감소시키기 위해, 간섭제거를 위한 PD를 설치하였으며, 편광필터와 차동증폭기를 이용한 간섭제거기를 사용하였다. 제안된 가시광 통신시스템이 이상적인 경우, 실내 그리고 실외환경에서 성능을 분석하였다. 실외환경에서 약 30[cm]거리를 유지하고 4800[bps] 전송속도를 갖는 차량 간 데이터전송에서 적색 LED는 약 13.63[dB], 황색 LED는 약 11.90[dB]의 성능 향상을 얻을 수 있음을 알 수 있었다.