• 마이크로전자및패키징학회지
• /
• 제21권1호
• /
• pp.45-50
• /
• 2014

반도체 미세구리배선 적용을 위하여 구리배선의 습식 표면처리 및 열 사이클에 따른 구리 박막과 실리콘질화막 도포층 사이의 계면접착에너지를 4점굽힘시험을 통해 정량적으로 평가하였다. 구리배선을 화학적 기계적 연마한 후 습식 표면처리를 통하여 구리 박막과 실리콘질화막의 계면접착에너지는 $10.57J/m^2$에서 $14.87J/m^2$로 증가하였다. $-45{\sim}175^{\circ}C$범위에서 250사이클 후, 표면처리를 하지 않은 시편의 계면접착에너지는 $5.64J/m^2$으로, 표면처리를 한 시편은 $7.34J/m^2$으로 감소하였으며, 모든 시편의 박리계면은 구리 박막과 실리콘질화막 계면으로 확인되었다. X-선 광전자 분광법으로 계면 결합 상태를 분석한 결과, 화학적 기계적 연마 공정 후 구리배선의 표면 산화물이 습식표면처리에 의해 효과적으로 제거된 것을 확인하였다. 또한, 열 사이클 처리동안, 구리 박막과 실리콘질화막의 큰 열 팽창 계수 차이로 인한 열응력으로 인하여 구리 박막과 실리콘질화막 계면이 취약해지고, 계면을 통한 산소유입에 따른 구리 산화층이 증가하여 계면접착에너지가 저하된 것으로 판단된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.253-253
• /
• 2010

Silicon-oxide-nitride-oxide-silicon (SONOS) 구조를 가지는 플래쉬 메모리 소자는 기존의 플래쉬 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 그러나 SONOS 형태의 플래쉬 메모리 소자에 대한 전기적 특성에 대한 연구는 많이 진행되었으나, SONOS 형태의 플래쉬 메모리에서 소자의 셀 사이즈가 감소함에 따라 발생하는 인접한 셀 간의 간섭 현상에 대한 연구는 상당히 미흡하다. 본 연구에서는 SONOS 형태의 플래쉬 메모리에서 소자의 셀 사이즈가 작아짐에 따라 발생하는 인접한 셀 간의 간섭 현상에 대해 조사하였다. SONOS 형태의 플래쉬 메모리소자의 터널링 산화막, 질화막과 블로킹 산화막의 두께를 결정하였고, 각 셀의 크기가 감소함에 따라 발생하는 소자의 전기적 특성을 3차원 시뮬레이션 툴인 Sentaurus를 사용하여 계산하였다. 병렬 캐패시턴스에 의해 셀들 사이에 발생하는 커플링 효과를 확인하기 위해 선택한 셀의 문턱 전압이 주변 셀들의 프로그램 상태에 의해 받게되는 영향을 관찰하였다. 본 연구에서는 셀 사이에 간섭 방지층을 삽입함으로 인접 셀 간 발생하는 간섭현상의 크기를 크게 줄일 수 있음을 시뮬레이션 결과를 통하여 확인하였다. 이때 간섭 방지층의 깊이에 따라 감소하는 문턱전압의 변화량을 계산하였고, 방지층을 충분히 깊게 제작함으로 셀 간 간섭 현상을 막을 수 있음을 확인 하였다.

• 한국전자통신학회논문지
• /
• 제12권5호
• /
• pp.791-796
• /
• 2017

본 연구에서는 DRAM 커패시터의 유전막 박막화를 위한 Load Lock(L/L) LPCVD 시스템을 이용한 적층형 커패시터의 제조 공정이 셀 커패시턴스에 미치는 영향을 조사하였다. 그 결과 기존의 non-L/L 장치에 비하여 약 $6{\AA}$의 산화막 유효두께를 낮춤으로 커패시턴스로 환산 시 약 3-4 fF의 차이가 나타남을 확인할 수 있었다. 또한 절연막으로써 질화막 두께의 측정 범위가 정상적인 관리 범위의 분포임에도 불구하고 Cs는 계산치보다 약 3~6 fF 정도 낮은 것으로 확인되었다. 이는 node poly FI CD가 spec 상한치로 관리되어 셀 표면적의 감소를 초래하였고 이는 약 2fF의 Cs 저하를 나타내었다. 따라서 안정적인 Cs의 확보를 위해서는 절연막의 두께 및 CD 관리를 spec 중심값의 10 % 이내로 관리할 필요가 있음을 확인하였다.

• 한국재료학회지
• /
• 제10권1호
• /
• pp.21-28
• /
• 2000

내열금속인 W, Ti와 이들의 질화물인 $W_2$N, TiN 박막을 이용하여 탄화규소 ohmic 접촉을 연구하였다. 열처리 온도에 따른 고온 안정성과 전기적 특성 및 상호 확산 억제 특성을 고찰함으로써 이들 질화물의 고온에서 안정한 ohmic 접촉으로 이용가능성을 조사하였다. 새로운 유기화합물 원료인 bis-trimethylsilylmethane을 이용하여 화학기상 증착법으로 증착한 단결정 $\beta$-SiC 박막과 W이 가장 낮은 접촉 비저항, 2.17$\times$10(sup)-5Ω$\textrm{cm}^2$를 보였으며, Ti 계열은 상대적으로 높은 접촉 비저항 값을 나타내었다. 이들 전극 위에 산화 방지막으로 Pt 박막을 증착함으로써 전극의 산화를 막을 수 있었으며, 질화물 전극은 고온에서 금속접촉에 비해 안정한 전기적 특성을 나타내었고, 상호 확산 방지 특성 면에도 우수한 특성을 지니고 있음을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.264.2-264.2
• /
• 2014

비휘발성 메모리는 전원이 공급되지 않아도 저장된 정보를 계속 유지하는 메모리로써 현재 다양한 차세대 전자소자의 집적화 구현을 위해 저전압 동작 및 저장능력의 향상 등에 대한 연구가 활발히 진행되고 있다. 이때 삽입되는 전하저장층의 경우 기존 널리 이용되는 질화막(SiNx) 외에 최근에는 산화 알루미늄(Al2O3) 등의 고유전상수 물질 뿐만 아니라, 밴드갭 조절을 통해 전하저장능력을 향상시키는 산화막(SiOx)에 대한 연구도 진행 중이다. 이번 연구에서는 전하저장능력을 향상시키기 위해 전하저장층으로 산화막을 이용할 뿐만 아니라, 기존의 평편한 구조가 아닌 표면 조절을 통해 전하저장능력을 보다 향상시키고자 한다. 또한 이번 연구에서는 비휘발성 메모리 소자의 응용을 위해 우선적으로 금속-절연체-반도체 형태의 MOOxOyS 구조를 이용하였다. 이 때 실리콘 표면적을 변화시키기 위해 이용된 실리콘 웨이퍼는 1) 평편한 실리콘, 2) 수산화암모늄, 이소프로필 알코올 및 탈이온수를 혼합한 용액에 식각시킨 삼각형 구조, 3) 불산, 질산 및 아세트산을 혼합한 용액에 식각시킨 라운드 구조이다. 정전용량-전압 측정을 통해 얻어진 메모리 윈도우는 1) 평편한 실리콘의 경우 약 5.1 V, 2) 삼각형 구조의 경우 약 5.3 V, 3) 라운드 구조의 경우 약 5.9 V를 얻었다. 이 때, 라운드 구조의 경우 가장 넓은 표면적으로 인해 상대적으로 전하트랩이 가장 많이 되어 메모리 윈도우가 가장 커지는 특성을 볼 수 있었다.

• ETRI Journal
• /
• 제14권1호
• /
• pp.40-51
• /
• 1992

$0.25{\mu} m$ 급 pMOSFET소자를 구현하기 위해, $P^+$ 폴리실리콘을 적용한 pMOS를 제작하였으며, $p^+$ 폴리실리콘 게이트 소자에서 심각하게 문제가 되고 있는 붕소이온 침투현상을 조사하고 붕소이온 침투가 일어나지 않는 최적열처리온도를 조사하였다. 소자제조 공정중 게이트 공정만 전자선 (EBML300)을 이용하여 직접묘사하고 그 이외의 공정은 stepper(gline) 을 사용하는 Mix & Match 방법을 사용하였다. 또한 붕소이온 침투현상을 억제하기 위한 한가지 예로서, 실리콘산화막과 실리콘질화막을 적층한 ONO(Oxide/Nitride/Oxide) 구조를 게이트 유전체로 적용한 소자를 제작하여 그 가능성을 조사하였다. 그 결과 $850^{\circ}C$의 온도와 $N_2$ 분위기에서 30분동안 열처리 하였을 경우, 붕소이온의 침투현상이 일어나지 않음을 SIMS(Secondary Ion Mass Spectrometer) 분석 및 C-V(Capacitance-Voltage) 측정으로 확인할 수 있었으며 그 이상의 온도에서는 붕소이온이 침투되어 flat band전압(Vfb)을 변화시킴을 알았다. 6nm의 얇은 게이트 산화막 및 $0.1{\mu} m$ 이하의 LDD(Lightly Doped Drain) $p^-$의 얇은 접합을 형성함으로써 소자의 채널길이가 $0.2 {\mu} m$까지 짧은 채널효과가 거의 없는 소자제작이 가능하였으며, 전류구동능력은 $0.26\muA$/$\mu$m(L=0.2$\mu$m, V$_DS$=2.5V)이었고, subthreshold 기울기는 89-85mV/dec.를 얻었다. 붕소이온의 침투현상을 억제하기 위한 한가지 방법으로 ONO 유전체를 소자에 적용한 결과, $900^{\circ}C$에서 30분의 열처리조건에서도 붕소이온 침투현상이 일어나지 않음으로 미루어 , $SiO_2$ 게이트 유전체보다 ONO 게이트 유전체가 boron 침투에 대해서 좋은 장벽 역활을 함을 알았다. ONO 게이트 유전체를 적용한 소자의 경우, subthreshold특성은 84mV/dec로서 좋은 turn on,off 특성을 얻었으나, ONO 게이트 유전체는 막자체의 누설전류와 실리콘과 유전체 계면의 고정전하량인 Qss의 양이 공정조건에 따라 변화가 심해서 문턱전압 조절이 어려워 소자적용시 문제가 된다. 최근 바닥 산화막(bottom oxide) 두께가 최적화된 ONO 게이트 유전체에 대하 연구가 활발히 진행됨을 미루어, 바닥 산화막 최적화가 된다면 더 좋은 결과가 예상된다.

• E2M - 전기 전자와 첨단 소재
• /
• 제3권2호
• /
• pp.105-114
• /
• 1990

SiO$_{2}$막을 NH$_{3}$분위기에서 급속열처리 하여 nitroxide막을 생성시키고 그 전기적 특성을 조사하였다. 굴절율과 유전율은 열처리시간과 온도에 따라 증가 하였으며 IR스펙트럼분석으로 SiO$_{2}$박이 질화된 것을 확인하였다. 절연파괴내력은 대체로 SiO$_{2}$막보다 우수하였으며 .+-.BT 처리와 C-V측정의 결과 nitroxide막이 초기 산화막보다 고전계 stress에 대해 안정한 특성이 나타났다. MIS 다이오드의 1/f 잡음 특성은 C-V 측정결과와 비슷한 경향을 나타내어 1/f 잡음특성이 박막의 계면특성과 밀접한 관련성이 있음을 알 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 C
• /
• pp.1526-1528
• /
• 2003

본 연구에서는 P-type Si wafer에 1000[$^{\circ}C$]의 조건에서 열산화방식으로 성장시킨 산화막($SiO_2$) 두께 3000[${\AA}$] 그 위에 APCVD방법으로 형성시킨 질화막($Si_3N_4$)의 두께 500[${\AA}$], 1500[${\AA}$]인 시료에 대하여 전기적 특징 중 유전정접 특성에 관하여 조사하였다. [1] 또한 각각의 두께에 대하여 측정 온도범위 상온${\sim}150[^{\circ}C]$ 와 인가전압 범위 1[V]${\sim}$20[V]에서 유전정접의 주파수 의존성과 온도 의존특성을 조사하고 특히 정전용량 변화에 따른 유전특성에 대하여 조사하고 변환기 소자재료 개발을 위한 기초물성을 실험한 결과를 보고한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.604-607
• /
• 2008

본 연구에서는 NAND 플래시메모리를 위한 기본 셀로서 p채널 SONOS (silicon-oxide-nitride-oxide-silicon) 트랜지스터를 제작하고 이것의 메모리특성을 조사하였다. SONOS 트랜지스터의 제작은 $0.13{\mu}m$ low power용 standard logic 공정기술을 사용하였다. 게이트 절연막의 두께는 터널 산화막 $20{\AA}$, 질화막 $14{\AA}$, 그리고 블로킹산화막의 두께는 $49{\AA}$이다. 제작된 SONOS 트랜지스터는 낮은 쓰기/지우기 전압, 빠른 지우기 속도, 그리고 비교적 우수한 기억유지특성과 endurance 특성을 나타내었다.

• E2M - 전기 전자와 첨단 소재
• /
• 제7권1호
• /
• pp.25-31
• /
• 1994

Properties of oxynitride films reoxidized by $N_2{O}$ gas after thermal oxidation and $N_2{O}$ oxide films directly oxidized by using $N_2{O}$ gas on the bare silicon wafer have been studied. From the AES analysis, nitrogen pile-up at the interface of Si/oxynitride and Si/$N_2{O}$ oxide has observed. $N_2{O}$ oxide and oxynitride films have the self-limited characteristics. Therefore, it will be possible to obtain ultra-thin films. Nitrogen pile-up at the interfaces of Si/oxynitride and Si/$N_2{O}$ oxide strengthens film structure and improves dielectric reliability. Although fixed charge densities and interface trap densities of N20 oxide and oxynitride films have somewhat higher than those of thermal $SiO_2{O}$, $N_2{O}$ oxide and oxynitride films showed improved I-V characteristics and constant current stress.