• 제목/요약/키워드: 지터제거

검색결과 21건 처리시간 0.021초

홉 카운트 정보를 이용한 스페이스와이어 네트워크 시각동기화 방안 (Time Synchronization over SpaceWire Network using Hop Count Information)

  • 류상문
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 추계학술대회
    • /
    • pp.715-718
    • /
    • 2016
  • 우주 비행체의 온보드(on-board) 데이터 처리를 위해 고안된 스페이스와이어(SpaceWire)에는 네트워크의 시각 동기화를 위한 타임코드(time-code)가 정의되어있다. 타임코드가 네트워크를 통하여 전송되는 과정에서 전송 지연 및 지터(jitter)가 발생하며 이것은 시각 동기화 오차의 주요 원인이 된다. 본 논문은 스페이스와이어 표준에 정의되어 있는 타임코드를 확장하여 스페이스와이어 네트워크의 시각 동기화 오차를 줄이는 방안을 제안한다. 제안된 방안은 타임코드의 전송 지터에 따른 오차를 제거하고 타임코드가 링크를 거칠 때마다 발생하는 전송 지연을 제거할 수 있다. 그리고 그 효과는 OMNeT++을 이용하여 개발된 스페이스와이어 네트워크 시뮬레이션 환경을 이용하여 검증한다.

  • PDF

개선된 전원 잡음 제거를 위한 전원 전압 감지용 위상 고정 루프의 설계 (Design of Phase Locked Loop with Supply Noise Detector for Improving Noise Reduction)

  • 최혁환;최영식
    • 한국정보통신학회논문지
    • /
    • 제18권9호
    • /
    • pp.2176-2182
    • /
    • 2014
  • 이 논문에서는 기존의 위상고정루프에 전원 잡음 제거 회로를 추가한 위상고정 루프 회로를 제안한다. 제안한 구조는 주파수 전압 변환기를 변형한 전원 잡음 제거 회로를 사용하여 임의의 전원 잡음에 대해 보상하여 동작한다. 전원 잡음 제거 회로를 사용하여 전원 잡음에 의해 발생하는 지터의 크기를 1/3로 줄였다. 제안한 위상 고정 루프는 0.18um CMOS 공정을 사용 하여 HSPICE 시뮬레이션을 통해 예측되는 결과를 검증하였다.

안티-바운드리 스위칭 디지털 지연고정루프 (An Anti-Boundary Switching Digital Delay-Locked Loop)

  • 윤준섭;김종선
    • 전기전자학회논문지
    • /
    • 제21권4호
    • /
    • pp.416-419
    • /
    • 2017
  • 본 논문에서는 고속 DDR3/DDR4 SDRAM을 위한 새로운 디지털 지연고정루프 (delay-locked loop: DLL)를 제안한다. 제안하는 디지털 DLL은 디지털 지연라인의 boundary switching 문제에 의한 jitter 증가 문제를 제거하기 위하여 위상보간 (phase interpolation) 방식의 파인지연라인 (fine delay line)을 채택하였다. 또한, 제안하는 디지털 DLL은 harmonic lock 문제를 제거하기 위하여 새로운 점진직 검색 (gradual search) 알고리즘을 사용한다. 제안하는 디지털 DLL은 1.1V, 38-nm CMOS DRAM 공정으로 설계되었으며, 0.25-2.0 GHz의 주파수 동작 영역을 가진다. 2.0 GHz에서 1.1 ps의 피크-투-피크 (p-p) 지터를 가지며, 약 13 mW의 전력소모를 가진다.

패키지후 프로그램을 이용 스큐 수정이 가능한 광범위한 잠금 범위를 가지고 있는 이중 연산 DLL 회로 (A Wide - Range Dual-Loop DLL with Programmable Skew - Calibration Circuitry for Post Package)

  • 최성일;문규;위재경
    • 대한전자공학회논문지SD
    • /
    • 제40권6호
    • /
    • pp.408-420
    • /
    • 2003
  • 이 논문에서는 1) 넓은 잠금 범위를 위한 이중 루프 동작과 2) 차세대 패키지 스큐 개선에 대한 전압 발생기와 안티퓨즈 회로를 사용한 프로그래머블 레프리카 딜레이, 두 가지 이점을 갖는 Delay Lock Loop(DLL)을 기술하였다. 이중 루프 동작은 차동 내부 루프 중 하나를 선택하기 위해 외부 클럭과 내부 클럭 사이의 초기 시간차에 대한 정보를 사용한다. 이를 이용하여 더 낮은 주파수로 DLL의 잠금 범위를 증가시킨다. 덧붙여서, 전압발생기와 안티퓨즈 회로를 사용한 프로그래머블 레프리카 딜레이의 결합은 패키지 공정 후에 온-오프 칩 변화로부터 발생하는 외부 클럭과 내부 클럭 사이에 스큐 제거를 해준다. 제안된 DLL은 0.16um 공정으로 제조되었고, 2.3v의 전원 공급과 42㎒ - 400㎒의 넓은 범위에서 동작한다. 측정된 결과는 43psec p-p 지터와 400㎒에서 52㎽를 소비하는 4.71psec 실효치(rms)지터를 보여준다.

잡음환경에 강인한 음성분류기반의 패킷손실 은닉 알고리즘 (Packet Loss Concealment Algorithm Based on Robust Voice Classification in Noise Environment)

  • 김형국;류상현
    • 한국음향학회지
    • /
    • 제33권1호
    • /
    • pp.75-80
    • /
    • 2014
  • 실시간 VoIP 네트워크는 지연, 지터 그리고 패킷손실과 같은 네트워크 장애요소로 인해 품질저하가 발생한다. 본 논문은 VoIP 음질 향상을 위해 잡음환경에 강인한 음성분류기반의 패킷손실 은닉 알고리즘을 제안한다. 제안된 방식에서는 음성신호로부터 추출된 다양한 특징들을 분석하고 이를 기반으로 획득된 적응적인 문턱값을 사용하여 수신단에 도착한 패킷을 분류한다. 정확한 신호분류 결과는 패킷손실 은닉에 사용된다. 그리고 선형 예측 기반의 손실패킷 은닉은 연속적으로 패킷을 은닉하거나 손실된 패킷복원 시 발생하는 메탈릭 아티펙트를 제거함으로써 고품질의 음성을 제공한다.

고속 QPSK/16-QAM 수신기 칩 설계 (Design of a High Speed QPSK/16-QAM Receiver Chip)

  • 박기혁;선우명훈
    • 한국통신학회논문지
    • /
    • 제28권4B호
    • /
    • pp.237-244
    • /
    • 2003
  • 본 논문에서는 QPSK/16-QAM 방식의 LMDS(Local Multipoint Distribution Services) 용 downstream 수신기 칩 설계에 대해서 기술한다. 제안된 칩은 블라인드 등화기, 심볼 타이밍 복구회로, 반송파 복구회로로 구성된다. 블라인드 등화기는 CMA(Constant Module Algorithm)를 이용한 DFE(Decision Feedback Equalizer) 구조로 사용했다. 심볼 타이밍 복구회로는 Parabolic Interpolator를 이용하였고 반송파 복구회로는 Decision Directed Basis 방식을 이용하여 반송파의 주파수 옵셋, 위상 옵셋, 위상지터(Jitter)를 제거하였다. 구현된 수신기는 10, 20, 30 그리고 40 Mbps 의 4가지 데이터 전송률을 지원할 수 있고 심볼 전송률은 10 Mbaud까지 지원할 수 있으며 기존의QAM 수신기보다 빠른 구조이다.

다중 경로 고스트의 모델링 및 시뮬레이션 연구 (Modeling and Simulation Study of Multipath Ghosts)

  • 권성재
    • 한국컴퓨터산업학회논문지
    • /
    • 제6권5호
    • /
    • pp.675-686
    • /
    • 2005
  • 본 논문은 고스트를 포함하는 텔레비전 영상신호의 송수신 과정을 수학적으로 모델링하여 감쇠, 지연시간, 위상 및 타이밍 지터를 고려한 고스트를 근사화를 전혀 하지 않고 컴퓨터를 이용하여 발생시킬 수 있도록 해주는 수학적 모델링 및 컴퓨터 시뮬레이션 방법을 제안한다. 종래에는 다항식 보간, 복소수 처리 등으로 고스트의 위상을 고려했으나 본 논문에서는 힐버트 변환을 도입하여 실수 처리만으로 임의의 위상을 가진 고스트를 정확하게 만들어 줄 수 있게 하고 고속 푸리에 변환을 사용하여 컴퓨터 수행시간을 단축할 수 있게 해준다. 또한 기저 대역에서가 아니라 IF 및 RF 주파수 범위에서 신호의 파형을 관찰할 수 있도록 하였다. 소프트웨어적으로 발생시킨 고스트 패턴은 고스트 제거 알고리듬의 개발에 필요한 데이터를 제공해 줄 뿐만 아니라 텔레비전 신호의 송수신계 전체를 구성하는 각 블록의 역할을 분석하는 데에도 매우 유용하다. 이러한 고스트 발생 과정의 모델링 및 시뮬레이션 작업은 고스트 제거기를 제작하기 전에 선행되어야 할 필요가 있다.

  • PDF

직접대역확산 기법을 적용한 전력선 모뎀의 구현 (Implementation of Power Line Modem Using a Direct Sequence Spread Spectrum Technique)

  • 송문규;김대우;사공석진;차균현
    • 한국통신학회논문지
    • /
    • 제18권2호
    • /
    • pp.218-230
    • /
    • 1993
  • 전력선을 통신선로로 이용시 전송신호는 전력선 채널특성인 주파수 선택적인 페이딩(fading)과 간섭 그리고 시변감쇠에 많은 영향을 받을 수 있다. 이러한 영향은 시변이며 임의의 주파수에서 일어나므로 예측하기 어렵다. 본 논문에서는 가정 혹은 소규모 사무실 내에서 비교적 저속 데이터를 안전하게 전송하는 전력선 모뎀을 구현하기 위해 대역확산 기법 중 실현이 비교적 용이하고 잡음 특성이 우수한 직접확산 방식을 적용하였다. 대역확산 기법을 적용할 경우 PN(pseudo noise)부호 발생회로와 복잡한 동기회로 등의 부가적인 하드웨어가 요구되지만, 본 논문에서는 이러한 하드웨어의 일부를 시스템 자체에 내장된 프로세서를 이용한 소프트웨어로 처리하였고, 복잡한 동기회로 대신 60 Hz의 전력신호를 이용한 간단한 동기 회로를 구성하였다. 구현된 동기회로는 대역확신 기법에 본질적인 동기획득 시간의 소요 문제를 제거할 수 있으며, 아울러 60 Hz의 전력신호 자체의 영교차 지터의 영향을 피하도록 설계되었다. 결과적으로 본 논문에서는 대역확산 기법을 적용하면서도 대역확산에 필요한 일부 하드웨어를 소프트웨어화함으로써 소형, 경량화를 이루며, 전력선 상에서 데이타를 안전하게 전송하는 전력선 모뎀을 구현하였다.

  • PDF

모바일 VoIP 음성통신을 위한 대화음질 측정 시스템 (Conversational Quality Measurement System for Mobile VoIP Speech Communication)

  • 조재만;김형국
    • 한국ITS학회 논문지
    • /
    • 제10권4호
    • /
    • pp.71-77
    • /
    • 2011
  • 본 논문에서는 고품질 모바일 VoIP 음성통신에 대한 객관적인 QoS를 제공하는 대화음질 측정시스템을 구현하였다. 대화음질 측정을 위해서 VoIP로 연결된 두 대의 스마트폰에 에코 및 잡음 제거, 음성 인코딩 및 디코딩, RTP (Real-TimeProtocol)을 적용한 패킷 생성, 지터버퍼 콘트롤, LC (Loss Concealment)를 포함한 POS (Play-out Schedule)로 구성된 VoIP음성 통화시스템을 구현하였다. 대화음질 측정 시스템은 VoIP로 연결된 두 스마트폰의 마이크, 그리고 스피커와 연결되어 각 화자별로 음성신호를 녹음한 후에, 녹음된 음성신호를 이용하여 CE (Conversational Efficiency), CS (Conversational Symmetry) 및 PESQ (Perceptual Evaluation of Speech Quality)를 측정하고, CE-CS-PESQ에 대한 상관관계를 측정한다. 본 논문에서는 다양한 SNR, IP 네트워크망 변동에 따른 지연, 손실 변화에 따른 CE, CS, PESQ를 측정하여 대화음질 측정시스템을 검증하였다.

Sensor Utility Network를 위한 저전력 Burst 클록-데이터 복원 회로를 포함한 클록 시스템 (A Clock System including Low-power Burst Clock-data Recovery Circuit for Sensor Utility Network)

  • 송창민;서재훈;장영찬
    • 전기전자학회논문지
    • /
    • 제23권3호
    • /
    • pp.858-864
    • /
    • 2019
  • 본 논문에서는 센서 유틸리티 네트워크에서 센서 노드들 사이의 주파수 차이로 인한 데이터 손실을 제거하기 위한 클록 시스템이 제안된다. 각 센서 노드를 위한 제안된 클록 시스템은 버스트 클록-데이터 복원 회로, 32-위상 클록을 출력하는 디지털 위상 고정 루프, 그리고 프로그래밍 가능한 개방형 루프 분수 분할기를 사용하는 디지털 주파수 합성기로 구성된다. 첫번째 센서 노드에는 버스트 클록-데이터 복원 회로 대신 능동 인덕터를 사용하는 CMOS 발진기가 사용된다. 제안된 클록 시스템은 1.2 V 공급 전압을 이용하는 65nm CMOS 공정에서 설계된다. 센서 노드들 사이의 주파수 오류가 1%일 때, 제안하는 버스트 클록-데이터 복원 회로는 기준 클록으로 5Mbps 데이터 속도에 대해 64배 체배된 주파수를 가짐으로 4.95 ns의 시간지터를 가진다. 설계된 디지털 주파수 합성기의 주파수 변경은 100 kHz에서 320 MHz의 주파수 범위에서 출력 클록의 한 주기 내에 수행된다.