• 제목/요약/키워드: 증폭기 전압이득

검색결과 208건 처리시간 0.025초

기준 전압 스케일링을 이용한 12비트 10MS/s CMOS 파이프라인 ADC (A 12b 10MS/s CMOS Pipelined ADC Using a Reference Scaling Technique)

  • 안길초
    • 대한전자공학회논문지SD
    • /
    • 제46권11호
    • /
    • pp.16-23
    • /
    • 2009
  • 본 논문에서는 낮은 전압 이득 특성을 갖는 증폭기를 이용한 12비트 10MS/s 파이프라인 ADC를 제안한다. 증폭기의 낮은 전압 이득 특성에 의한 MDAC의 잔류 전압 이득 오차를 보상하기 위해 기준 전압 스케일링 기법을 적용한 파이프라인 ADC 구조를 제안하였다. 증폭기 오프셋에 의한 제안하는 ADC의 성능 저하를 개선하기 위해 첫 단 MDAC에 오프셋 조정이 가능한 증폭기를 사용하였으며, 낮은 증폭기 전압 이득으로 인해 발생하는 메모리 효과를 최소화하기 위해 추가적인 리셋 스위치를 MDAC에 적용하였다. 한편, 45dB 수준의 낮은 전압 이득을 갖는 증폭기를 기반으로 구성된 시제품 ADC는 $0.35{\mu}m$ CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.7LSB 및 3.1LSB 수준을 보인다. 또한 2.4V의 전원 전압과 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 62dB와 72dB이며, 19mW의 전력을 소모한다.

차량 추돌 예방 레이더용 24GHz 저잡음증폭기 설계 (Design of 24GHz Low Noise Amplifier for Automotive Collision Avoidance Radar)

  • 최성규;임재환;김성우;류지열;노석호
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 추계학술대회
    • /
    • pp.829-831
    • /
    • 2012
  • 본 논문은 차량 추돌 예방 레이더용 고 이득 저전력 저잡음 특성을 가진 24GHz 저잡음 증폭기(LNA)를 제안한다. 이러한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 증폭기의 전압 이득을 향상시키기 위해 2단 캐스코드 구조로 구성되어 있다. 제안한 저잡음 증폭기는 최근 발표된 연구결과에 비해 41dB의 가장 높은 전압이득과 3.7dB의 가장 낮은 잡음지수 및 2.8dBm의 가장 우수한 IIP3 특성을 각각 보였다.

  • PDF

갈륨비소 MESFET를 이용한 고이득 차동 증폭기 설계 (Design of High Gain Differential Amplifier Using GaAs MESFET's)

  • 최병하;김학선;김은로;이형재
    • 한국통신학회논문지
    • /
    • 제17권8호
    • /
    • pp.867-880
    • /
    • 1992
  • 본 논문에서는 갈륨비소 연산 증폭기의 입력단 설계에 있어서 기초가 되는 차동 증폭기에 사용될 이득 증가 기법을 적용한 단일 증폭기와 새로운 구성의 전류 미러를 설계하였다.차동 전압 이득을 높이기 위하여 단일 증폭기의 bootstrap 이득 증가 기법을 이용하여 차증 증폭기를 구성하였다. 차동 증폭기에 사용되는 정전류원으로서 주파수 특성이 우수한 선형 역상 전류 미러를 사용하여 회로의 안정화를 꾀하였다. 또한, 동상 전압 이득을 감소시키기 위하여 common mode feedback을 사용함으로써 차동 증폭기의 성능 평가에 있어서중요한 CMRR을 높였다.PSPICE를 통한 시뮬레이션 결과, 기본 단일 증폭기의 이득은 29.dB인데 비하여 새로 설계된 new bootstrapped 이득 증가 기법을 사용한 경우에는 57.67db로써 이득이 28.26dB 개선되었음을 알 수 있었다. 또한, 본 논문에서 설계한 차동 증폭기는 차동 이득이 57.66dB, CMRR이 83.98dB로써 기존의 논문보다 향상되었고 주파수 특성면에서도 차단 주파수가 23.26GHz로써 우수함을 입증하였다.

  • PDF

TFT-LCD 구동용 저소비전력 Offset 보상 데이터 드라이버 설계 (Design of a Low-power TFT-LCD Data Driver with Offset Compensation)

  • 김선영;김성중;성유창;권오경
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.915-918
    • /
    • 2003
  • 본 논문에서는 높은 슬루율을 가지고 전압편차 (offset)보상 기능을 가지면서도 전력소모가 적은 고계조 TFT-LCD 데이터 드라이버 구동용 단일이득 연산증폭기(unit gain op-amp)의 바이어스 회로 및 구동 방법을 제안하였다. 제안한 단일이득 연산증폭기는 일반적으로 사용되고 있는 전압편차 보상기능을 가진 단일이득 연산증폭기에 adaptive bias기능을 추가한 것으로써, 기존 구조에 비해 50%이상의 소비 전력 절감 효율을 보였다.

  • PDF

무선 근거리 통신망용 저잡음 증폭기의 설계 (Design of a Low Noise Amplifier for Wireless LAN)

  • 류지열;노석호;박세현
    • 한국정보통신학회논문지
    • /
    • 제8권6호
    • /
    • pp.1158-1165
    • /
    • 2004
  • 본 논문에서는 802.11a 무선 근거리 통신망 (wireless LAN)에서 사용 가능한 5.25㎓ SiGe 저잡음 증폭기(LNA)를 제안한다. 본 저잡음 증폭기는 2단 구조로 1V의 공급전압에서 동작하며, 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되었다. 이 저잡음 증폭기의 경우 5.25㎓의 동작주파수에서 17㏈의 전압이득, 2.7㏈의 잡음지수, -l5㏈의 반사계수, -5㏈md의 IIP3 및 -14㏈m의 1㏈ compression point와 같은 우수한 동작특성을 보였으며, 바이어스 회로에서 소모되는 0,5㎽를 포함하여 전체회로에서 소모되는 총 전력은 7㎽이다.

갈륨비소 MESFET를 이용한 고이득 연산 증폭기의 입력단 설계 (Design of High-Gain OP AMP Input Stage Using GaAs MESFETs)

  • 김학선;김은노;이형재
    • 한국통신학회논문지
    • /
    • 제17권1호
    • /
    • pp.68-79
    • /
    • 1992
  • 고속 아날로그 시스템,위성통신시스템, video signal processing 및 processing 및 optical fiber interface 회로등에서 높은 전자이동도로 인하여 고주파 툭성이 우수한 GaAs 연산 증폭기는 필수적인 구성 요소이다. 하지만, 낮은 전달컨덕턱스 및 low frequency dispersion등의 현상 때문에 높은 전압이득을 얻을 수 없다는 단점을 가지고 있다. 따라서 본 논문에서는 GaAs MESFETfmf 이용한 증폭기의 이득을 증가시키기 위한 기법을 비교분석하고 기존의 전류미러와 새로운 구성의 전류 미러를 설계하여 회로의 안정화를 꾀하였다. 높은 차동전압이득을 얻기 위하여 단일 증폭기의 bootstrap 이득증가기법을 이용하여 차종입력 회로를 구성하였으며, 회로의 안정도 및 우수한 주파수 특성을 얻기 위하여 common mode feedback을 사용하였다. Pspice를 통한 시뮬레이션 결과 설계된 회로의 이득이 18.6dB 향상되었고 안정도 및 주파수 특성면에서 우수함을 확인할 수 있었다.

  • PDF

Feedforward 구조를 이용한 광대역 SiGe HBT 가변 이득 증폭키의 설계 및 제작 (Design & Fabrication of a Broadband SiGe HBT Variable Gain Amplifier using a Feedforward Configuration)

  • 채규성;김창우
    • 한국통신학회논문지
    • /
    • 제32권5A호
    • /
    • pp.497-502
    • /
    • 2007
  • 피드포워드 방식을 이용하여 광대역, 선형 이득 제어 특성을 갖는 SiGe HBT 가변 이득 증폭기를 설계 및 제작하였다. 가변 이득 증폭기는 능동 발룬, 차동형 주 증폭기, 피드포워드 블록, 전압 조절부로 구성 되었으며, 주 증폭기와 피드포워드 블록의 신호가 역위상으로 상쇄되어 광대역의 선형 이득 제어가 가능하도록 각 부분을 최적화 시켰다. 설계된 가변 이득 증폭기는 STMicroelectronics사(社)의 0.35 ${\mu}m$ Si-BiCMOS 공정을 이용하여 제작하였다. 제작 및 측정 결과, 피드포워드 방식의 가변 이득 증폭기는 4 GHz($4\;GHZ{\sim}8\;GHz$)의 광대역 특성을 나타내었다. 또한, 제작된 가변 이득 증폭기는 6 GHz에서 9.3 dB의 최대 이득과 0.6 - 2.6 V의 조절 전압 인가시 19.6 dB의 이득 조절 범위 특성을 나타내었으며, 8 GHz에서 -3 dBm의 출력 전력 특성을 각각 나타내었다.

offset 전압과 이득 오차를 보정한 새로운 구조의 SC 적분기 설계 (The New Structure Design of SC Intergrators for making compensation for offset Voltage and Transconductance error)

  • 박종석
    • 한국음향학회:학술대회논문집
    • /
    • 한국음향학회 1998년도 학술발표대회 논문집 제17권 2호
    • /
    • pp.177-180
    • /
    • 1998
  • 높은 Q가 요구되는 고주파 신호 처리용 필터 설계에서는 흔히 SC 필터를 사용하고 있다. 처리하고자 하는 신호가 고주파수이고, 선택도 Q 값이 매우 높은 경우에는, SC 필터에 사용하는 증폭기의 성능이 빠르고, 직류 성분 이득이 커야만 한다. 이와 같은 속도와 이득이 요구됨에 따라 일반적인 범용 증폭기는 이득이 충분치 못하여 사용이 제한되고, 설사 범용 증폭기를 이용하여 필터를 구성하였다 해도 그 특성에 많은 제한을 줄 수밖에 없다. 또한 GaAS MESFET op amp의 경우, 최근의 논문에서도 60[dB] 이상의 이득이 제안된 바 없으므로, 필터 구성시 또 다른 설계 기술이 요구된다. 따라서 본 논문에서는 GaAS MESFET 능동 SC 적분기의 유한한 이득과 offset 전압을 보정한 새로운 구조의 적분기를 제안한다.

  • PDF

기준 전압 발생기와 연속 시간 선형 등화기를 가진 6 Gbps 단일 종단 수신기 (6-Gbps Single-ended Receiver with Continuous-time Linear Equalizer and Self-reference Generator)

  • 이필호;장영찬
    • 전자공학회논문지
    • /
    • 제53권9호
    • /
    • pp.54-61
    • /
    • 2016
  • 본 논문에서는 6 Gbps 고속 double data rate(DDR) 인터페이스를 위한 기준 전압 발생기와 선형 등화기를 포함하는 단일 종단 수신기를 제안한다. 제안하는 단일 종단 수신기는 낮은 전압 레벨의 입력 신호에 대해 전압 이득을 증가시키기 위해 공통 게이트 증폭기를 사용한다. 저주파의 이득을 줄이고 고주파 피킹 이득을 발생시키는 연속 시간 선형 등화기가 공통 게이트 증폭기에서의 구현을 위해 제안된다. 또한, 공통 게이트 증폭기의 오프셋 노이즈를 줄임으로 전압이득을 극대화하기 위해 기준 전압 발생기가 구현된다. 제안하는 기준 전압 발생기는 디지털 평준화 기법에 의해 2.1 mV의 해상도로 제어된다. 제안된 단일 종단 수신기는 공급전압 1.2 V의 65 nm CMOS 공정에서 설계되었으며 6 Gbps의 동작속도에서 15 mW의 전력을 소모한다. 설계된 등화기는 저주파에서의 이득 대비 3 GHz 주파수에서의 피킹 이득을 5 dB 이상 증가시킨다.

5GHz 저잡음 증폭기를 위한 새로운 Built-In Self-Test 회로 (A Novel Built-In Self-Test Circuit for 5GHz Low Noise Amplifiers)

  • 류지열;노석호
    • 한국정보통신학회논문지
    • /
    • 제9권5호
    • /
    • pp.1089-1095
    • /
    • 2005
  • 본 논문에서는 5GHz 저잡음 증폭기(LNA)의 성능 측정을 위한 새로운 형태의 저가 BIST(Built-In Self-Test) 회로를 제안한다 이러한 BIST 회로는 system-on-chip (SoC) 송수신 환경에 적용될 수 있도록 설계되어 있다. 본 논문에서 제안하는 BIST 회로는 입력 임피던스, 전압이득, 잡음지수, 입력반사손실(input return loss) 및 출력 신호 대 잡음전력비(signal-to-noise ratio)와 같은 저잡음 증폭기의 주요 성능 지수를 측정 할 수 있으며, 단일 칩 위에 제작되어 있다.