• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 1999년도 춘계학술대회 발표논문집
• /
• pp.75-79
• /
• 1999

다치결정도(Multiple-valued Decision Diagram : MDD)와 순서화된 다치결정도(Ordered MDD : OMDD)는 다치논리함수의 표현에 폭넓게 사용된다. p치 n변수 인 경우 p$^{(n-1)}$ 으로 증가하는 노드의 수는 ROMDD(Reduced OMDD)를 사용하여 현저하게 감소시킬 수 있다. 그러나 다치와 다변수의 경우에는 더욱 많은 공정을 수반하게 된다. 이러한 단점을 보완하기 위해 Honghai Jiang이 제안한 2치시스템에서의 input implict/output explicit 관계를 갖는 OVAG(Output Value Array Graph)를 사용하여 다치논리함수를 표현한다. 고리고 MDD 표현이 어려운 상황에서 MOVAG(Multi OVAG)를 사용하여 보다 쉽게 출력값을 배열하는 그래프를 이끌어 낼 수 있다. 본 논문에서는 MOVAG의 구성방법과 회로에서 MOVAG로의 변환에 대한 알고리즘을 제안하였고, 알고리즘에 의한 결과를 MDD와 비교하여 노드수 감소에 따르는 처리속도가 개선됨 을 검증하였다.

• 철학연구
• /
• 제139권
• /
• pp.1-21
• /
• 2016

문장 서술의 일관성이나 진 위를 신속 정확히 파악하기 위해서 컴퓨터의 힘을 빌릴 수 있다. 따라서 문장논리의 컴퓨터프로세싱으로 문장 전체 서술의 일관성이나 진 위를 신속 정확히 파악하기 위한 연구가 있을 만하다. 이런 필요에 따라 본 연구에서는 컴퓨터프로세싱과정을 기획하고, 그 프로세싱에 필요한 테이블을 작성하고, 그리고 5개 논리규칙의 테이블을 우선 개발하여 활성화해본다. 그래서 차후 연구에서 10개의 기본추론규칙과 11개의 파생추론규칙 각각의 테이블을 개발하고, 그 다음 개발된 테이블들을 활성화하여 구축한 DB 위에 서버 프로그래밍 JSP와 클라이언트 프로그래밍 JAVA를 이용하여 문장논리규칙을 프로세싱하는 토대를 마련한다. 2장에서 프로세싱과정의 기획은 먼저 논리연산테이블을 탐색해서 논리규칙과 추론규칙을 공식으로 구분하고, 공식에 사용할 조합을 구분해서 순번으로 열거하는 작업을 하도록 하여, 변수 테이블, 논리기호 테이블, 입력처리 테이블을 작성한다. 그래서 차후 연구에서 주어부와 술어부를 활성화한 DB 위에 서버 프로그래밍 JSP와 클라이언트 프로그래밍 JAVA를 이용하여 문장의 참 거짓을 판명하도록 준비한다. 3장에서는 2장에서 작성 준비한 테이블을 참고해서 문장논리를 위해 명제적 계산, 문장논리 계산 혹은 진술논리 계산에 사용되는 5개의 논리규칙 즉, 이중부정규칙, 드모르간규칙, 교환규칙, 결합규칙 그리고 분배규칙 모두의 테이블을 개발하고, 마지막 4장에서는 개발한 테이블의 활성화로 DB 구축과 더불어 논리규칙 프로세싱하는 단계까지 이론적 구상을 해본다.

• 대한전자공학회논문지SD
• /
• 제38권1호
• /
• pp.79-85
• /
• 2001

본 논문에서는 시간제약 조건하에서 면적을 고려한 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 EDIF나 부울식의 불린 네트워크에서 궤환을 검출한 후 궤환이 있는 변수를 임시 입력변수로 분리하여 조합논리회로로 구성한다. 구성된 회로는 DAG 형식으로 표현한다. DAG에서 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드는 분할하지 않고 노드만을 복제(replication)하여 팬 아웃 프리트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술 매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행 시간을 개선하기 위한 것이다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 결정한다. 각 노드가 가지고 있는 OR 텀수를 비용으로 하는 초기비용과 노드 병합 후 생성될 OR 텀수인 전체비용을 계산하여 CPLD를 구성하고 있는 CLB의 OR텀수보다 비용이 초과되지 않는 노드를 병합하여 매핑 가능한 클러스터를 구성한다. 매핑 가능 클러스터들 중에서 가장 짧은 다단의 수를 갖는 클러스터들을 선택하여 그래프 분할을 수행한다. 분할된 클러스터들은 콜랍싱(collapsing)을 통해 노드들을 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 빈 패킹(Bin packing)을 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 DDMAP에 비해 62.6%의 논리블록의 수가 감소되었고, TEMPLA에 비해 17.6% 감소되었다. TMCPLD와의 결과 비교는 조합논리 회로의 5개 회로만을 비교한 결과 4.7% 감소되었다. 이와같은 실험결과는 CPLD를 이용한 기술매핑에 상당한 효율성을 제공할 것으로 기대된다.

• 전자공학회논문지C
• /
• 제36C권10호
• /
• pp.29-38
• /
• 1999

본 논문은 조합 논리회로에서의 시험 불가능한 결함(untestable faults)을 확인하는 새로운 알고리즘 RICP(Redundancy Identification using Critical-pair Paths)를 제시한다. 조합 논리회로에서의 시험 불가능 결합은 회로의 과잉(redundancy)에 의해서 발생한다. 회로의 과잉은 팬 아웃 스템(fanout stem)과 재결집 게이트(reconvergent gate)의 영역을 분석함으로서 찾을 수 있다. 시험 불가능한 결함들은 임계 경로의 확장된 개념인 임계-쌍 경로를 이용하여 스템 영역을 분석함으로써 확인되어진다. RICP 알고리즘이 FIRE(Fault Independent REdundancy identification) 알고리즘보다 효율적이라는 것을 보여준다. ISCAS85 벤치마크 테스트 회로에 대한 두 알고리즘의 실험 결과를 비교하였다

• 컴퓨터교육학회논문지
• /
• 제10권4호
• /
• pp.17-25
• /
• 2007

본 논문에서는 디지털논리회로의 설계에 있어 필수적인 카르노 맵 간략화 과정을 자바 애플릿을 이용하여 웹 기반 교육용 툴로 구현하였다. 학습자들은 웹브라우저를 통해서 구현된 Java 애플릿에 접근하게 되며, 디지털 논리회로의 간략화 과정에 대해 마우스로 버튼을 클릭하거나 텍스트를 채워가면서 가상실험하게 된다. 본 논문에서 자바 애플릿을 구현하는데 사용한 간략화 알고리즘은 수정된 Quine-McCluskey 기법에 기초하였으며, 구현된 자바애플릿은 효율적인 교육보조도구로서 학습자의 학습효과를 증대시킬 수 있으리라 생각된다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2000년도 추계종합학술대회논문집
• /
• pp.209-212
• /
• 2000

본 논문에서는 AGV(Automatic Guided Vehicle)를 제어하기 위한 hard-wired 제어기를 설계하였고, CPLD(Complex Programmable Logic Device)를 이용하여 구현하였다. 제안된 제어기는 자율주행을 위한 유도장치 제어기, 모터 제어장치, 입출력 sequence 제어기 등을 포함하고 있다. 마이크로프로세서에 의해 구현된 기존방식에 비해 hard-wired 제어방식을 사용하므로 복잡한 프로그램 과정을 줄일 수 있다. 또한 메모리, 조합논리, 순서논리 회로를 쉽게 추가할 수 있어 제품의 개발시간 단축, 제품 크기 축소, 난이도 등에서 발생되는 총 제작비용 등을 감소시킬 수 있다. 제어기는 VHDL을 이용하여 동작적 기술 방법으로 설계되었으며, Altera사의 MAX＋Plus II를 사용하여 합성하였고, EPF10K10LC84-4 디바이스로 구현하여 AGY 모형(Line-tracer)에 적용시켜 동작을 확인하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2015년도 추계학술발표대회
• /
• pp.1027-1030
• /
• 2015

하드웨어 디자인 설계에서 초기 단계의 설계 오류 발견은 개발 비용 감소 및 설계 시간 단축 측면에서 그 효과가 매우 크다. 이러한 초기 설계 오류 발견을 위한 대표적인 방법으로는 정형 검증(formal verification)이 있으며, Cadence SMV(Symbolic Model Verifier)는 정형 검증을 위해 Verilog HDL(Hardware Description Language)을 SMV로 자동 변환 해주는 장점이 있지만, 사건 기반 구조(event based structures)의 sensitivity list에 대한 지원을 하지 않는 한계가 있다. 이에 본 논문에서는 Cadence SMV에서 디지털회로(digital circuit) 중 하나인 조합 논리회로(combinational logic circuit)를 sensitivity list가 고려된 검증이 가능하도록 하는 방법을 제안한다. 신뢰성 있는 실험을 위해 본 논문에서는 제안하는 방법의 일반적인 규칙을 도출하였고, 도출된 규칙이 적용된 SMV 파일을 생성하는 자동화 프로그램을 구현하여 실험하였다. 실험결과 제안한 방법을 적용한 경우 기존 Cadence SMV가 발견하지 못한 설계상의 오류를 발견할 수 있었다.

• 한국수학사학회지
• /
• 제20권4호
• /
• pp.61-70
• /
• 2007

인류의 문명은 수학적 관찰과 사고의 결과를 정립하고 삶과 자연에 대한 인식과 인식방법을 깨우쳐가며 시작되었다. 수학은 이집트와 이라크(메소포타미아) 등의 중동 지역의 문명에 논리적 사고를 일깨운 그리스-로마 문명이 합쳐지면서 크게 기하학과 대수학의 흐름을 타고 발전하여 왔다. 수학은 다양한 분야로 분파되기도 하고 다시 합쳐지는 과정을 반복하며 발전을 거듭하면서 결국 현대문명의 기반과 토대를 형성하였다. 서양 문명의 역사는 실로 수학의 역사인 것처럼 인식되기도 한다. 20세기 말, 컴퓨터의 발달과 함께 수학에서도 새로운 분야가 태동하여 큰 발전을 보았는데, 이 분야가 이산수학 또는 조합수학이라는 이름으로 불리는 수학이다. 조합수학은 '21세기의 수학'이라는 별칭을 가질 만큼 활성적인 연구 분야로 자리를 잡아가고 있으며 교육적 차원의 중요성도 부각되고 있다. 본 논문에서는 조합수학의 발생을 엿볼 수 있는 흥미로운 문제들을 훑어보며 조합수학의 유래와 의미를 논하고자 한다.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.38-47
• /
• 1999

저전력을 실현하기 위하여 구조, 논리 및 트랜지스터레벨에서 16비트 덧셈기를 설계하였다. 기존의 ELM덧셈기는 입력 비트 패턴에 의해 계산되는 블록캐리발생신호 (block carry generation signal) 때문에 특정 입력 비트 패턴이 인가되었을 때에는 G셀에서 글리치(glitch)가 발생하는 단점이 있다. 따라서 구조레벨에서는 특정 입력 비트 패턴에 대해서 글리치를 피하기 위해 자동적으로 각각의 블록캐리발생신호를 마지막 레벨의 G셀에 전달하는 저전력 덧셈기 구조를 제안하였다. 또한, 논리레벨에서는 정적 CMOS(static CMOS)논리형태와 저전력 XOR게이트로 구성된 저전력 소모에 적합한 조합형 논리형태(combination of logic style)를 사용하였다. 게다가 저전력을 위하여 트랜지스터레벨에서는 각 비트 전파의 논리깊이(logic depth)에 따라서 가변 크기 셀들(variable-sized cells)을 사용하였다. 0.6㎛ 단일폴리 삼중금속 LG CMOS 표준 공정변수를 가지고 16비트 덧셈기를 HSPICE로 모의 실험한 결과, 고정 크기 셀(fixed-sized cell)과 정적 CMOS 논리형태만으로 구성된 기존의 ELM 덧셈기에 비해 본 논문에서 제안된 덧셈기가 전력소모면에서는 23.6%, power-delay-product면에서는 22.6%의 향상을 보였다.

• 한국과학교육학회지
• /
• 제9권1호
• /
• pp.101-111
• /
• 1989

본 연구의 목적은 광합성과 관련하여 한국 국민학교 5학년과 중학교 2학년 학생들이 갖고 있는 오개념을 조사하고, 학생들의 개념이해 정도, 논리적 사고능력, 그리고 학생배경변수들 사이의 상호관계를 조사하는 것이다. 세가지의 도구들이 이 연구를 위해 개발되었다. 광합성 개념검사 (Photosynthesis Concepts Test)는 광합성과 관련된 개념들의 이해를 평가하기 위해, 삐아제의 논리적 사고력 검사(Piagetian Cogical Reasoning Test)는 PCT에 포함된 3종류의 논리적 사고들, 변인 통제, 조합적 사고력, 상관관계 사고능력을 평가하기 위해, 그리고 실문서는 학생들의 배경변수들에 대한 정보를 얻기 위해 개발되었다. 이 도구들은 20명 의 국민학교 5학년, 239명의 중학교 2학년 학생들에게 시행되었다. 이 연구의 결과는 두집단의 학생들이 "먹이를 만든다"는 의미, 먹이의 정의, 식물에 의한 빛의 사용, 식물 뿌리와 잎의 기능들, 광합성 산물, 그리고 광합성을 위한 조건들과 관련하여 오개념을 갖고 있음을 보여 주었다. 국민학교 5학년과 중학교 2학년 사이의 개념 이해의 향상은 식물에 의한 빛 이용의 본질, 한 체계내에서 생물들간의 물질 교환, 포도당, 지방, 단백질 등에 대한 지식에서 보여졌고, 그래프를 해석하는 능력에서 또한 중학교 2학년 학생들이 앞섰다. 향상을 보인 항목들은 교과서에서 보다 많은 강조점을 두거나 상위의 논리적 사고능력을 요구하는 것들이었다. 희귀분석 결과, 전년도 과학성적과 논리적 사고력이 PCT 성취도에 가장 예견력이 높은 두 변수이며 5학년의 경우 성취도의 약 22%의 변량을, 중2의 경우 성취도의 약 40%의 변량을 설명하였다. 후속연구로서 내용의 추상성, 적절성, 그리고 요구되는 논리적 능력면에서 교수조건의 변형을 통한 오개념의 변화와 감소에 대한 실험적 연구가 제시되었다.