• 제목/요약/키워드: 조합논리

검색결과 162건 처리시간 0.044초

기하학적 패턴을 활용한 패션디자인 연구 (A Study on Fashion Design Using Geometric Pattern)

  • 김신우;금기숙
    • 복식
    • /
    • 제52권1호
    • /
    • pp.53-67
    • /
    • 2002
  • 자연을 분석함으로써, 얻어진 기하학적 패턴은 이미 자연의 질서를 포함하고 있는 논리적이고 합리적인 기본형이기 때문에 간결하며 시각적으로 명쾌감을 준다. 이러한 기하학적 패턴은 복식 디자인에 있어서 20 세기 이후 여러 디자이너의 작품을 통해 재구성되어 현대적 이미지를 나타내는 중요한 모티브가 되고 있으며, 다양한 기법과 재료로 형성화하여 도입되고 있다. 이에 본 연구는 복식의 문양, 실루엣, 디테일에 사용되고 있는 기하학적 패턴을 연구함으로써 기하학적 패턴의 새로운 조형가치를 고찰하였다. 먼저 기하학의 용어 정의를 하였고 기하학적 패턴의 유형과 표현 기법을 분석하고 정리하여 현대 패션에 나타난 기하학적 패턴의 조형미와 그것을 바탕으로 패션 이미지를 추론해 보았다. 현대 패션에 나타난 기하학 패턴을 분석해 보면 유형으로는 첫째, 기하하적 문양으로 복식디자인에 있어서 주로 평면적인 형태로 많이 나타나지만, 크기가 다르고 동일한 기하학적 패턴을 조합시킴으로서 평면적인 형태에 공간감을 부여하기도 하며, 같은 기하학적 패턴의 표면이라도 배치구조에 의해 직선 혹은 사선으로 지각되므로 전혀 다른 이미지를 주었다. 또한 현대 패션에 나타난 기하학적 패턴이 종류는 세로 스트라이프, 가로 스트라이프, 격자 문양, 원, 사선 스트라이프, 마름모, 사각형, 삼각형 등의 순서로 많이 나타났다. 둘째, 색채는 단색의 복식에 강한 대비가 이루어지는 색상으로 표현되어 역동감과 유연한 운동감을 나타났다. 셋째, 기하학적 실루엣으로 단순한 라인의 형태를 나타내거나 입체적이고 부조적인 형태로 구성되어 전체적인 실루엣으로 사용되어 강한 조형감각을 보여주는데 원형을 이용한 실루엣이 가장 많았으며 사각형을 이용한 실루엣, 삼각형을 이용한 실루엣 순서로 나타났다. 넷째, 기하학적인 디테일로 복식의 어느 한 부분에 장식적으로 사용되거나 입체적 형태로 부출 되어 부조적인 느낌을 주는데 소매에 가장 많이 나타났으며 앞여밈, 칼라, 밑단, 주머니 순서로 장식되었다. 다섯째, 현대 패션에 표현된 기하학적 패턴의 표현기법으로는 프린팅, 퀼팅, piece기법, 패치워크, 엮기, 꼴라쥬, 아플리케 순서로 많이 나타났다. 위의 분석을 토대로 기하학 패턴을 활용한 디자인에 내재된 조형의지는 다음과 같이 정리되었다. 첫째, 기하학적 패턴이 지닌 단순성과 경직성을 완화하기 위하여 여러 가지 패브릭을 조합시켜 입체적인 표면효과로 시각적인 착시효과를 극대화하였다. 둘째, 표현기법은 입체파적 표현주의의 특성의 하나로 복시에 사용되는 소재의 왜곡으로 설명할 수 있으며, 새롭고 실험적인 소재의 도입으로 인해 의외성과 부조화를 유발시키는 통시에 유희직인 일면도 지니는 일종의 그로테스크를 나타냈다. 이상에서 정립된 조형의지를 바탕으로 현대 패션에 나타란 기하학 패턴은 절제된 단순함과 명확성으로 단순미가 유추되었고 강한 색상대비로 인한 시각적 집중효과로 주목성을 가지며 재현이 가능하므로 반복성이 유추되었다. 그리고 표준영역이 없는 창의적 표현으로 풍부한 독창성을 보여주고 있다. 또한 내재된 패션 이미지를 분석해 보면 정확함과 차가움의 의미를 지닌 이지적 이미지와 우주의 질서를 반영하는 상징적 이미지, 복잡한 자연으로부터 간결한 형태로의 경향성이 이루어낸 인공적 이미지를 느낄 수 있었으며, 미래적 이미지와 전통적 이미지의 상반된 개념의 이미지를 같이 내포하고 있음을 추론할 수 있었다. 이와 같이 현대 패션에 표현된 기하학적 패턴은 복식을 조형예술 분야로 확실히 인식시키고 발전시키는 데 중요한 촉매제 역할을 담당하고 있으며 또한 많은 디자이너들에게 창조적 욕구를 불러일으키고 영감을 주는데 중요한 모티브를 제공하고 있다.

2진-4치 변환기 설계에 관한 연구 (A Study on the Design of Binary to Quaternary Converter)

  • 한성일;이호경;이종학;김흥수
    • 전자공학회논문지SC
    • /
    • 제40권3호
    • /
    • pp.152-162
    • /
    • 2003
  • 본 논문에서는 전압모드를 기초로 한 2진-4치 상호 변환기와 논리 게이트의 기본 소자라고 할 수 있는 4치 인버터회로를 설계하였다. 2진-4치 변환기는 2비트의 2진 신호를 입력으로 하여 1디지트의 4치 신호를 출력하는 회로이고 4치-2진 변환기는 1디지트의 4치 신호를 받아들여 2비트의 2진 신호를 출력하는 회로이며 Down-literal Circuit(DLC)블록과 2진 조합회로(CLC : Combinational Logic Circuit)블록으로 구성된다. 4치 인버터회로를 구현함에 있어서는 기준전압 생성 및 제어신호 생성을 모두 DLC를 사용하고 스위치 부분만을 일반 MOS로 사용하여 설계하였다. 설계된 회로들은 +3V 단일 공급 전원에서 0.35㎛ N-well doubly-poly four-metal CMOS technology의 파라미터를 사용한 Hspice를 이용하여 모의 실험을 하였다. 모의 실험 결과는 샘플링 레이트가 250MHz, 소비 전력은 0.6mW, 출력은 0.1V이내의 범위에서 전압레벨을 유지하는 결과를 보였다.

전류모드 CMOS를 사용한 병렬 3치 승산기 설계 ((The Design of Parallel Ternary-Valued Multiplier Using Current Mode CMOS))

  • 심재환;변기영;윤병희;이상목;김흥수
    • 전자공학회논문지SC
    • /
    • 제39권2호
    • /
    • pp.123-131
    • /
    • 2002
  • 본 논문에서는 전류모드 CMOS를 통한 GF(3/sup m/)상의 표준기저 승산회로를 제안하였다. 먼저, GF(3)연산을 위해 필요한 가산 및 승산을 진리표를 통해 정의하고 이를 CMOS회로로 설계하였다. GF(3/sup m/)상의 임의의 두 원소들간의 승산의 전개방식을 수식을 통해 보였으며, 정의된 3치 기본연산자를 조합하여 GF(3/sup m/) 승산회로를 설계하였다. 제안된 수식과 회로를 m에 대하여 일반화하였고, 그 중 m=3에 대한 설계의 예를 보였다. 본 논문에서 제안된 승산회로는 그 구성이 블록의 형태로 이루어지므로 m에 대한 확장이 용이하며, VLSI에 유리하다. 또한 회로내부에 메모리소자를 사용하지 않고, 연산디지트들이 병렬로 연산되므로 빠른 연산이 가능하다. 제안된 회로의 논리연산동작을 시뮬레이션을 통해 검증하였다.

가변 템플릿의 양자화 FCNN을 이용한 영상 에지 검출 (The Edge Detection of Image using the quantization FCNN with the variable template)

  • 최선곤;변오성;이철희;문성용
    • 전자공학회논문지S
    • /
    • 제35S권11호
    • /
    • pp.144-151
    • /
    • 1998
  • 논문에서는 템플릿과 입력/출력사이에 퍼지논리를 결합한 CNN의 구조를 갖는 FCNN에 미리 정의된 가중구조적 요소의 조합으로 최소/최대 연산을 수행하기 위하여 수학적 형태학의 분해특성을 적용하였다. 본 논문에서는 잡음이 포함된 영상에 퍼지 estimator를 적용함으로써 잡음을 제거함과 동시에 에지 검출이 가능함을 컴퓨터 모의 실험을 통해 확인하였다. 형태학의 erosion 연산을 적용한 FCNN과 CNN, 메디안필터를 이용한 에지 검출 결과를 비교분석 하였으며, 양자화 퍼지 함수를 이용한 FCNN에 고정 템플릿과 가변적 템플릿을 적용한 결과 FCNN의 성능이 향상됨을 컴퓨터 모의실험을 통하여 확인하였다.

  • PDF

고장 대상 후보를 줄이기 위한 패턴 비교 알고리즘 (A Pattern Comparison Algorithm for Pruning Fault Candidates)

  • 조형준;강성호
    • 대한전자공학회논문지SD
    • /
    • 제44권11호
    • /
    • pp.82-88
    • /
    • 2007
  • 본 논문에서는 패턴 비교를 통해 고장 대상 후보를 줄이는 알고리즘을 제안한다. 고장 대상 후보의 개수는 고장 진단을 위한 고장 시뮬레이션 시간을 결정한다. 그렇기 때문에 전체 고장 진단 시간을 줄이기 위해서는 고장 대상 수를 줄이는 것이 필수적이다. 임계 경로 추적은 회로의 최종 출력에서부터 시작해 후방 추적을 통해 고장 대상 후보를 결정한다. 제안하는 알고리즘은 이러한 임계 경로 추적을 하는 동안에 고장이 발견되지 않은 패턴에서와 고장이 발견된 패턴에서의 논리 값을 비교하여 고장 대상 후보를 줄이는 알고리즘이다. 고장 진단을 하는데 있어서 고장 대상 후보를 줄이는 것은 전체 고장 진단 시간에 있어 가장 큰 부분을 차지한다. 때문에 제안하는 알고리즘은 기존의 후방 추적을 이용한 방식보다 고장 진단 시 매우 빠른 성능을 보인다. 또한 조합회로와 순차회로의 모든 경우에 적용이 가능하다. 본 논문에서는 ISCAS#85회로와 ISCAS#89의 회로들을 가지고 실험을 하여 기존의 고장 진단 방식의 경우보다 얼마나 성능이 좋아졌는지 보이도록 하겠다.

설계 정보 복구와 객체 지향 구조의 논리적 분석을 통한 재구성 툴 설계 및 구현 (The Design and Implementation of Restructuring Tool with Logical Analysis of Object-Oriented Architecture and Design Information Recovery)

  • 김행곤;최하정;변상용;정연기
    • 한국정보처리학회논문지
    • /
    • 제3권7호
    • /
    • pp.1739-1752
    • /
    • 1996
  • 소프트웨어 재공학은 기존 시스템의 새로운 기법들과 소프트웨어 툴의 유지 보수를 지원함으로써 기존 시스템을 증진하고 소프트웨어 유지보수성을 향상시키는데 적용된다. 소프,트웨어 제공학은 일반적으로 기존 시스템의 소프트웨어 컴퍼넌트를 부불하고 기존 시스템을 이해하는데 도움을 준다. 본 논문에서는 재공학을 위한 프로 그램 분석과 재공학 환경을 지원하는 툴을 논한다. 프로그램 분석은 기존 프로그램이 입력으로 제시되면 구조적이고 객체 지향 부분에 대한 정보를 생성한다. 이것은 재공 학 방법론을 통해 추출된 코드로 정보에 의해 재구성 되어질 수 있다. 이러한 재구성 정보 중 객체 지향 구조로의 정보는 직접 관계와 요약 관계를 통해 질의 하도록 프롤 로그 형식으로 매핑되어진다. 본 논문에서 설계 구현한 SORS(SOftware Reengineering System)는 (1) 구조적이고 객체지향 정보를 분석하도록 효과적인 방법론을 수행하고, (2) 기존 프로그램의 복잡성을 제거하며, (3) 재구축을 위한 새로운 코드와 시스템상호 구조의 재사용 컴퍼넌트들을 조합하고, (4) 프로그램과 제어 구조의 단순화와 같은 기법들을 통해 기존 소프트웨어에 대한 고수준의 이해성과 유지보수성을 제공한다.

  • PDF

실험 타이포그래피 관점에서의 부적의 조형성 (A Study on the Form of Charms with the Attributes of Experimental Typography)

  • 정성환;김민호
    • 디자인학연구
    • /
    • 제14권4호
    • /
    • pp.99-108
    • /
    • 2001
  • 부적에는 고대의 다양한 기호나 그림, 원형문자가 사용되어 왔으며 현재도 쓰여지고 있다. 이는 체계화된 문자와 조합되어 다양한 표현으로 메시지를 전달하고 있으며, 현재도 전통적인 방법이 고수되는 반면 지속적인 변화를 통해 인간의 감정과 욕망을 표현하고 있다. 부적은 일반적 견해로 생각하는 실험 타이포그래피 만큼이나 논리적이며 실험적인 성격이 강하다. 또한 문자가 가지고 있는 의미로 다른 기호나, 상형문자, 그림 및 유사단어로 표현하고 있다. 각각의 요소들은 상징적 심볼 및 연상성, 글의 해체성 등 다양성을 갖추고 있었다. 이러한 타이포그래피의 실험적 성격을 더욱 실험적으로 표현가능성을 보여 주고 있는 부적에서 배워야할 해체와 구성작업을 회화적 타이포그래피 관점으로도 눈여겨볼 점이 많았음이 관찰되었다. 본 연구는 부적이 가지고 있는 조형적 특징을 실험 타이포그래피와 비교, 분류, 분석하여 부적이 가지고 있는 조형적 특징이 시각적 언어와 타이포그래피 표현으로 응용될 수 있는 가능성을 살펴보고자 한다. 또한, 한국적 조형 문화로서 부적이 형태적 물성이 가지는 시각 이미지에 대한 재인식과 그 가능성에 대한 모색은 타이포그래피의 서구적인 고정된 틀을 벗어나 우리의 문화와 정서에 맞는 타이포그래피의 표현 영역을 화장하는 것이 앞으로의 과제라 할 수 있다.

  • PDF

컴포넌트 명세의 Z 활용 (Component Specification Using Z)

  • 장종표;이상준;김병기
    • 컴퓨터교육학회논문지
    • /
    • 제3권2호
    • /
    • pp.87-94
    • /
    • 2000
  • 소프트웨어 생산성이 사용자들의 서비스에 대한 요구를 만족시키지 못했고, 소프트웨어 품질이 향상되지 않았으며, 유지보수가 어려운 문제점을 가지고 있다. 이러한 위기를 해결하기 위한 한가지 대응책으로 최근 컴포넌트기반 소프트웨어 공학 혹은 컴포넌트웨어가 등장하였다. 컴포넌트기반 소프트웨어공학을 이루는 관련 기술들 중 하나인 소프트웨어 아키텍처는 시스템의 구조적 기술로서 시스템을 구성하는 컴포넌트와 그 컴포넌트들 사이의 상호작용을 기술한 것이다. 소프트웨어 아키텍처는 컴포넌트기반 소프트웨어공학에서의 컴포넌트 사이의 조합에 대한 기술 및 방법론을 제공함으로써, 컴포넌트기반 소프트웨어공학의 핵심 기술 중 하나로 자리잡고 있다. 본 논문에서는 컴포넌트 명세를 위해서 필요한 정보들을 분석하고 분석력과 논리성이 검증된 정형 명세 언어 Z를 이용하여 컴포넌트를 명세하는 활동을 제안하였다. 제안 활동은 9개의 태스크들로 구성되며 11개의 산출물을 구체적으로 제시함으로써 재사용을 위한 컴포넌트 기반 소프트웨어 개발의 기초가 되는 컴포넌트 명세 활동을 제안하였다.

  • PDF

가상 오버레이 네트워크 기반 유비쿼터스홈 네트워킹 구조 (Ubiquitous Home Networking Architecture based on Virtual Overlay Network)

  • 박호진;박준희;김남
    • 대한전자공학회논문지TC
    • /
    • 제47권7호
    • /
    • pp.8-17
    • /
    • 2010
  • 유비쿼터스홈은 댁내 뿐 아니라 휴대폰, 노트북 및 사무실 PC 등 댁외 개인기기를 포함하는 논리적인 영역을 포함한다. 이러한 기기 간에는 NAT, 방화벽 등 기기 간 네트워킹을 제한하는 요소가 존재한다. 또한 댁내에는 IP, IEEE1394, PLC, 블루투스, ZigBee, UWB, IrDA 등 물리적 전송 특성 및 프로토콜이 상이하여 상호 연동이 불가한 이종 네트워크 내에 다양한 기기가 공존하고 있다. 사용자가 원하는 서비스를 제공하기 위하여 각 기기 간 서비스 및 자원의 자유로운 조합이 필수적인 유비쿼터스홈 환경에서는 댁내외 이종 기기 간 자유로운 서비스 연동이 필수적으로 보장되어야 한다. 본 논문에서는 유비쿼터스홈에서 기기 간 seamless 통신을 제공하는 가상 오버레이 네트워크를 기반으로 댁내외 이종 기기 간 서비스의 자유로운 광고, 검색 및 엑세스를 제공하는 네트워킹 모델을 제시한다.

하이브리드 구조를 갖는 MPEG-4 인코더용 전역 탐색 블록 정합 움직임 추정 회로 (Full-Search Block-Matching Motion Estimation Circuit with Hybrid Architecture for MPEG-4 Encoder)

  • 심재오;이선영;조경순
    • 대한전자공학회논문지SD
    • /
    • 제46권2호
    • /
    • pp.85-92
    • /
    • 2009
  • 본 논문은 시스톨릭 어레이와 덧셈기 트리를 조합한 하이브리드 구조를 갖는 MPEG-4 인코더용 전역 탐색 블록 정합 움직임 추정 회로를 제안한다. 제안된 회로는 적은 수의 클럭 싸이클로 움직임 추정을 할 수 있도록 시스톨릭 어레이를 활용하고, 필요한 회로 자원을 줄이기 위해서 덧셈기 트리를 활용한다. 1/2화소 움직임 추정을 위한 보간 회로는 6개의 덧셈기, 4개의 뺄셈기, 10개의 레지스터로 구성하였으며, 자원 공유 및 효율적인 스케줄링 기법을 통하여 성능을 향상시켰다. 정수화소 및 1/2 화소를 위한 움직임 추정 회로를 Verilog HDL을 사용하여 RTL에서 설계하였다. 130nm 표준 셀 라이브러리를 사용하여 합성한 논리 수준 회로는 218,257 게이트로 구성되었으며, D1($720{\times}480$) 이미지를 초당 94장 처리할 수 있다.