• 전자공학회논문지SC
• /
• 제41권6호
• /
• pp.27-35
• /
• 2004

유한 필드, 즉 Galois 필드는 에러 정정 코드, 디지털 신호처리, 암호법(cryptography)와 같은 광범위한 응용 분야에 사용되고 있다. 이 응용들은 종종 GF(2/sup m/)에서 지수제곱 연산을 필요로 한다. 기존에 제안되었던 방법들은 지수제곱 연산을 반복, 순환적인 곱셈으로 구현하여 계산시간이 많이 걸리거나, 또는 구현 시 하드웨어 구조가 복잡하여 하드웨어 비용이 큰 경우가 많았다. 본 논문에서는 지수제곱 연산을 하는 효과적인 방법을 제안하고 이를 VHDL로 구현하였다. 이 회로는 지수의 각 비트에 해당하는 곱셈 항들을 계산하고 이 들을 곱함으로써 지수제곱 연산을 계산한다. 과거에는 이 알고리즘이 원시 다항식의 근의 지수제곱 연산을 계산하는 데 사용되는 것으로 국한되어 있었으나, 본 논문에서는 이 알고리즘을 GF(2/sup m/)의 임의의 원소의 지수제곱 연산으로 확장하였다.

• 대한전자공학회논문지SD
• /
• 제48권3호
• /
• pp.42-47
• /
• 2011

제곱기의 부분곱 행렬은 대칭이므로 부분곱을 폴딩(folding), 쉬프트, 재배열하여 부분곱 행렬의 높이를 줄일 수 있다. 본 논문에서는 기존 제곱기와 비교하여 효율적인 제곱기의 설계 방법을 제안한다. 또한, 제안한 제곱기에 대해 고정길이 제곱기의 설계 방법을 제안한다. 시뮬레이션을 통해 제안한 제곱기는 기존 제곱기와 비교하여 면적은 약 17%, 지연시간(propagated delay time)은 약 10%, 전력소모는 약 10%까지 감소시킬 수 있음을 보인다. 제안한 고정길이 제곱기는 기존 고정길이 제곱기와 비교하여 절대오차와 평균오차의 성능비교에서 우수하면서, 일반 제곱기(full-width)와 비교하여 면적, 지연시간, 전력소모를 각각 30%, 16%, 28%까지 감소시킬 수 있음을 보인다.

• 한국산업정보학회논문지
• /
• 제7권5호
• /
• pp.167-174
• /
• 2002

본 논문에서는 타원 곡선 암호화 시스템 등에 응용되는 유한 필드 GF(2$^{m}$ )상의 모듈러 곱셈기 및 제곱기에 대한 처리 시간과 공간 복잡도를 비교 분석하였다. 이를 위하여 기존에 제시된 모듈러 곱셈기 및 제곱기를 설계하였으며, 이들을 VHDL로 기술한 후 회로를 합성하였다. 합성된 회로에 대한 기능 및 timing 시뮬레이션 결과 모두 정확한 결과 값을 얻었다. 합성된 모듈러 곱셈기 및 제곱기를 FPGA로 구현한 결과 한 클럭당 처리 시간은 시스톨릭 구조가 가장 빠르지만 지연 시간을 고려한 전체 처리 시간은 CA 구조가 가장 빠르다는 결과를 얻었다. 또한 공간 복잡도를 특성에 있어서는 LFSR 구조가 가장 우수하다는 결과를 얻었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권6호
• /
• pp.289-300
• /
• 2001

본 논문에서는 유한 필드 GF(2$_{m}$ ) 상에서 모듈러 곱셈 A($\chi$)B($\chi$) mod P($\chi$)을 수행하는 새로운 선형 문제-크기(full-size) 시스톨릭 어레이 구조인 LSB-first 곱셈기를 제안한다. 피연산자 B($\chi$)의 LSB(least significant bit)를 먼저 사용하는 LSB-first 모듈러 곱셈 알고리즘으로부터 새로운 비트별 순환 방정식을 구한다. 데이터의 흐름이 규칙적인 순환 방정식을 공간-시간 변환으로 새로운 시스톨릭 곱셈기를 설계하고 분석한다. 기존의 곱셈기와 비교할 때 제안한 곱셈기의 면적-시간 성능이 각각 10%와 18% 향상됨을 보여준다. 또한 같은 설계방법으로 곱셈과 제곱연산을 동시에 수행하는 새로운 시스톨릭 곱셈/제곱기를 제안한다. 유한 필드상의 지수연산을 위해서 제안한 시스톨릭 곱셈/제곱기를 사용할 때 곱셈기만을 사용 할 때보다 면적-시간 성능이 약 26% 향상됨을 보여준다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제30권7_8호
• /
• pp.744-751
• /
• 2003

본 논문에서는 최근 뛰어난 예측력으로 각광받는 최소제곱 Support Vector Machine(Least Square Support Vector Machine: LS-SVM)과 First Principle(FP)을 결합한 하이브리드 최소제곱ㆍSupport Vector Machine 모델, HLS-SVM(Hybrid Least Square-Super Vector Machine)을 제안한다. 제안한 모델인 하이브리드 최소제곱 Support Vector Machine을 기존의 방법인 하이브리드 신경망(Hybrid Neural Network:HNN), 비선형 칼만필터와 하이브리드 신경망을 결합한 HNN-EKF (Hybrid Neural Network with Extended Kalman Filter) 모델과 비교해 보았다. HLS-SVM 모델은 학습 및 validation 과정에서는 HNN-EKF와 근사한 성능을 보였고, HNN 보다는 우수한 결과를 보였고, 일반화 성능에서는 HNN-EKF에 비해 3배, HNN보다 100배정도 우수한 결과를 보였다.

• 대한전자공학회논문지SP
• /
• 제37권6호
• /
• pp.70-75
• /
• 2000

이 논문은 최소평균제곱계열 적응여파기의 성능을 동일한 수렴속도를 가지는 조건에서 최소평균제곱 알고리즘에 대한 상대적인 성능을 점근상대효율을 이용하여 분석하였다. 분석된 최소평균제곱 계열 알고리즘은 Hybrid II 및 MZF(Modified Zero Forcing) 알고리즘이다. 이들은 최소평균제곱 알고리즘을 단순화한 형태로서 각각 입력신호의 부호정보, 오차신호와 입력신호의 부호정보를 사용한다. 각 알고리즘에 대한 추정기의 점근상대효율은 동일수렴속도 조건에서 분석되었으며, 적응등화기에 대한 모의실험이 분석결과를 확인하기 위하여 수행되었다. 각 알고리즘에 대하여 유도된 점근상대효율에 대한 명시적 표현은 모의실험결과와 유사한 결과를 가졌으며, 점근상대효율은 입력신호와 오차신호간의 상관계수 값에만 좌우된다는 것이 밝혀졌다.

• 대한전자공학회논문지TC
• /
• 제49권5호
• /
• pp.15-20
• /
• 2012

본논문을 통해, 리드솔로몬 복호기에서 매우 복잡한 나누기회로를 사용않고, 오류위치를 찾아내는 치엔기기의 최적설계기법을 제시했다. 최적화는 매우 간단한 제곱/4제곱회로를 사용하고, 병렬처리를 통해 가능했다. 이법은 현대 디지털 통신및/가전기기 대부분에 응용되질수 있다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.150-158
• /
• 2013

본 논문에서는 절단된 제약적 최소 제곱 필터를 이용하여 방향 적응적으로 영상을 복원하는 방법을 제안한다. 제안하는 영상복원 필터는 공간영역에서 이론적으로 영상 전체의 크기를 갖는 제약적 최소 제곱(constrained least squares; CLS) 필터를 Maxwell-Boltzmann 커널을 사용하여 절단한 유한 임펄스 응답(finite impulse response; FIR) 필터의 구조로 실시간 영상복원을 가능하게 한다. 또한 화소 단위로 공분산 행렬을 분석하여 방향성을 추정하여, 화소마다 필터의 계수를 적응적으로 생성하여 방향 적응적으로 영상을 복원한다. 실험결과를 통해 기존의 알고리듬에 비해 제안된 방법이 선명하고 부작용(artifacts)이 적은 결과를 얻는 것을 검증하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권1_2호
• /
• pp.1-9
• /
• 2004

현대 통신 분야에서 많이 응용되고 있는 유한 필드상의 중요한 연산은 지수승과 나눗셈, 역원 둥이 있다. 유한 필드에서 지수 연산은 이진 방법을 이용하여 곱셈과 제곱을 반복함으로서 구현될 수 있고, 나눗셈이나 역원 연산은 A$B^2$ 연산을 반복함으로서 구현될 수 있다. 그래서 이러한 연산들을 위한 빠른 알고리즘과 효율적인 하드웨언 구조 개발이 중요하다. 본 논문에서는 차수가 m인 기약 AOP에 의해 생성되는 $GF(2^m)$상의 제곱과 곱셈을 동시에 할 수 있는 새로운 구조의 비트-시리얼 제곱/곱셈기와 $AB^2$ -곱셈기를 구현하였다. 제안된 연산기들은 지수기와 나눗셈 및 역원기의 핵심 회로로 사용될 수 있으며 기존의 연산기들과 비교하여 보다 작은 하드웨어 복잡도를 가진다. 그리고 제안된 구조는 정규성과 모듈성을 가지기 때문에 VLSI 칩과 같은 하드웨어로 쉽게 구현함으로써 IC 카드에 이용될 수 있다.

• 정보과학회 논문지
• /
• 제45권1호
• /
• pp.69-75
• /
• 2018

시간에 따라 순차적으로 들어오는 스트리밍 데이터에서는 전체 데이터 셋을 한꺼번에 모두 이용하는 배치 학습에 기반한 차원축소 기법을 적용하기 어렵다. 따라서 스트리밍 데이터에 적용하기 위한 점층적 차원 감소 방법이 연구되어왔다. 이 논문에서는 최소제곱오차해를 통한 점층적 선형 판별 분석법을 제안한다. 제안 방법은 분산행렬을 직접 구하지 않고 새로 들어오는 샘플의 정보를 이용하여 차원 축소를 위한 사영 방향을 점층적으로 업데이트한다. 실험 결과는 이전에 제안된 점층적 차원축소 알고리즘과 비교하여 이 논문에서 제안한 방법이 더 효과적인 방법임을 입증한다.