• Journal of KIISE:Databases
• /
• v.32 no.1
• /
• pp.12-23
• /
• 2005

In the past decade, advances in speed of commodity CPUs have iu out-paced advances in memory latency Main-memory access is therefore increasingly a performance bottleneck for many computer applications, including database systems. To reduce memory access latency, cache memory incorporated in the memory subsystem. but cache memories can reduce the memory latency only when the requested data is found in the cache. This mainly depends on the memory access pattern of the application. At this point, previous research has shown that B+ trees perform much faster than T-trees because B+ trees are more cache conscious than T-trees, and also proposed 'Cache Sensitive B+trees' (CSB. trees) that are more cache conscious than B+trees. The goal of this paper is to make T-trees be cache conscious as CSB-trees. We propose a new index structure called a 'Cache Sensitive T-trees (CST-trees)'. We implemented CST-trees and compared performance of CST-trees with performance of other index structures.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.21 no.10
• /
• pp.2597-2604
• /
• 1996

본 논문에서는 주기억 데이터베이스 시스템에서의 효율적인 데이터 처리를 위하여 T*-트리라는 새로운 색인구조를 제시한다. T*-트리 색인구조는 기존의 디스크를 기반으로 하는 색인기법과 달리 모든 데이터가 주기억장치에 적재되어 있는 시스템에서 보다 빠른 데이터 접근과 메모리 공간의 효율적인 사용을 위해 주기억 데이터베이스 시스템에서 주로 사용되고 있는 T*-트리색인구조의 장점은 그대로 계승하면서 단점을 보완한 인덱스 구조이다. 본 논문에서 제시하는 T*-트리는 데이터 아이템에 대한 검색과 저장공간의 활용면에서는 T*-트리와 대동소이한 성능을 가지고 있으나, 범위 질의에서와 데이터 아이템에 대한 검색과 삭제시 중간노드에서의 노드간의 순회경로를 줄임으로써 보다 향상된 성능을 보여준다. 또한 T*-트리와 스레드 이진트리를 조합하는 경우에는 순회경로가 다소 단축되지만 중간노드에서 자신보다 높은 레벨의 후속 노드로의 순회는 기존의 인오더 트리 순회에 의존하지만, T*-트리에서는 후위포인터를 이용하므로 직접순회가 가능하게 된다. 본 논문에서는 제안된 T*-트리의 구조와 T*-트리의 검색, 삽입 및 삭제 연산을 위한 알고리즘을 설명한 후, 기존의 T*-트리와 성능분석을 실시하고 그 결과를 제시한다. 성능 분석결과 T*-트리는 데이터 검색의 경우 기존의 T*-트리와 거의 동일한 성능을 보였으며, 삽입과 식제등 색인구조의 변경시는 약간의 성능향상을 보였으나, 범위질의와 순차질의에서는 매우 향상된 성능을 나타냈다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.11 no.6
• /
• pp.223-234
• /
• 2011

For advanced database security, various researches and challenges are being done to keep pace with new information technologies. We suggests new extended access control that make it possible to conform security policies even with uncertain context and purpose. There may be a discrepancy between the syntactic phrase in security policies and that in queries, called semantic gap problem. New access control derive semantic implications from context and purpose hierarchy tree and control the exceed privileges using semantic gap factor calculating the degree of the discrepancy. And then, We illustrate prototype system architecture and show performance comparison with existing access control methods.

• The Journal of Society for e-Business Studies
• /
• v.14 no.4
• /
• pp.119-131
• /
• 2009

During a decade, e-Commerce environments supporting real-time transaction processing have been getting larger. In telecommunication and financial environments, research and building for main memory database systems have been doing to support real-time transaction processing. A research on indexing for fast transaction support focuses on reducing cache misses or reducing memory access latency when cache misses happen. In the paper, we propose a prefetch method for tree index structures to reduce memory access latency. We present a prefetch-efficient pCST-tree and show superiority of the proposed tree by experiments.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2006.11a
• /
• pp.345-348
• /
• 2006

경로 질의는 XML에서 가장 일반적으로 사용되는 질의이며, 기존에 경로 질의를 효율적으로 처리하기 위한 다양한 색인 기법들이 연구되었다. 최근에는 suffix 트리를 사용하는 구조 조인 기법들이 제안되어 경로 질의 성능을 향상시키고 있다. ViST는 가장 대표적인 구조 조인 기법으로 XML 문서에 대한 검색 시간을 줄이기 위해 suffix 트리와 $B^{+)$ 트리를 사용한다. 하지만, ViST는 suffix 트리에 최적화 되지 못한 번호 부여 기법을 사용함으로써, 질의 처리 시 불필요한 조인과 디스크 접근이 야기된다. 이와 같은 문제들은 경로 질의 성능을 급격히 감소시킨다. 따라서 본 논문에서는 ViST의 문제들을 해결하기 위한 새로운 색인 구조를 제안하다. 제안하는 색인 구조는 suffix 트리를 사용하는 구조 조인 기법의 성능을 향상시키기 위해서 최적화된 번호 부여 기법과 상향식 질외 처리 기법을 사용한다. 본 논문의 성능 평가에서는 제안하는 색인 구조를 ViST와 비교하여, 제안하는 색인 구조가 와일드-카드('$^{\ast}$와 '//')를 포함하는 다양한 단일 경로 질의와 분기 질의에 대해 향상된 성능을 나타냄을 보인다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04b
• /
• pp.106-108
• /
• 2002

본 연구에서는 멀티미디어 데이터 검색에 클러스터링과 인덱싱 기법을 같이 적용하여 유사할 이미지끼리는 인접 디스크에 클러스터하고 이 클러스터에 접근하는 인덱스를 구축하여 검색이 빠르게 이루어지는 유사 검색방법을 제시한다. 이 연구에서는 트리 유사 구조의 인덱스 대신 해싱 방법을 이용하며 검색시 I/O시간을 줄이기 위해 오브젝트를 가진 클러스터 위치를 찾는데 한번의 I/O를 사용하고 이 클러스터를 읽기 위해 연속주인 파일 I/O를 사용하여 클러스터를 찾는 데용을 최소화한다 클러스터인덱싱 접근은 트리 유사 구조와 임의 I/O를 사용한 내용기반의 이미지 검색보다 효율적인 검색 적합성을 보이며 연속적 I/O를 통해 검색 미용을 낮춘다.

• Journal of Korea Multimedia Society
• /
• v.12 no.10
• /
• pp.1374-1385
• /
• 2009

Recently, advances in speed of the CPU have for out-paced advances in memory speed. Main-memory access is increasingly a performance bottleneck for main-memory database systems. To reduce memory access speed, cache memory have incorporated in the memory subsystem. However cache memories can reduce the memory speed only when the requested data is found in the cache. We propose a new cache sensitive T-tree index structure called as $CST^*$-tree for range query search. The $CST^*$-tree reduces the number of cache miss occurrences by loading the reduced internal nodes that do not have index entries. And it supports the sequential access of index entries for range query by connecting adjacent terminal nodes and internal index nodes. For performance evaluation, we have developed a cost model, and compared our $CST^*$-tree with existing CST-tree, that is the conventional cache sensitive T-tree, and $T^*$-tree, that is conventional the range query search T -tree, by using the cost model. The results indicate that cache miss occurrence of $CST^*$-tree is decreased by 20~30% over that of CST-tree in a single value search, and it is decreased by 10~20% over that of $T^*$-tree in a range query search.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.913-915
• /
• 2002

비밀분산법은 하나의 비밀정보(secret)를 분산시켜 다수의 참가자(participant)들에게 공유시키고 필요시 허가된 참가자 부분집합만이 비밀을 복원할 수 있도록 하는 암호 프로토콜이다. 본 논문에서는 트리(tree) 형태의 계층 구조를 갖는 참가자들에게 적용할 수 있는 새로운 비밀분산법을 제안한다. 참가자들은 트리 상의 상위 레벨에 따라 비밀정보의 복원에 대한 우선권을 갖는다. 그러나 상위 레벨에 속하는 참가자들이 부재 시에는 하위 레벨에 속하는 자식 노드들에게 위임 티켓(delegation ticket)을 전송하여 비밀정보의 복원 권한을 위임할 수 있다. 이러한 위임 과정은 최상위 레벨인 루트부터 비밀정보를 복원하는데 참여 가능한 하위 레벨까지 순차적으로 수행될 수 있으므로, 제안하는 비밀분산법은 참가자들의 상황에 따라 동적인 접근구조(dynamic access structure)를 갖는다.

• Journal of the Korea Society of Computer and Information
• /
• v.20 no.4
• /
• pp.1-10
• /
• 2015

NAND flash systems require deletion operation and do not support in-place update, so the storage systems should use Flash Translation Layer (FTL). However, there are a lot of memory consumptions using mapping table in the FTL, so recently, many studies have been proposed to resolve mapping table overhead. These studies try to solve update propagation problem in the nand flash system which does not use mapping table. In this paper, we present a novel index structure, called CL-Tree(Cache List Tree), to solve the update propagation problem. The proposed index structure reduces write operations which occur for an update propagation, and it has a good performance for search operation because it uses multi-list structure. In experimental evaluation, we show that our scheme yields about 173% and 179% improvement in insertion speed and search speed, respectively, compared to traditional B+tree and other works.

• Journal of KIISE:Information Networking
• /
• v.32 no.3
• /
• pp.427-432
• /
• 2005

Packet arrival rates in internet routers have been dramatically increased due to the advance of link technologies, and hence wire-speed packet processing in Internet routers becomes more challenging. As IP address lookup is one of the most essential functions for packet processing, algorithm and architectures for efficient IP address lookup have been widely studied. In this paper, we Propose an efficient I address lookup architecture which shows yeW good Performance in search speed while requires a single small-size memory The proposed architecture is based on multi-way tree structure which performs comparisons of multiple prefixes by one memory access. Performance evaluation results show that the proposed architecture requires a 280kByte SRAM to store about 40000 prefix samples and an address lookup is achieved by 5.9 memory accesses in average.