• Proceedings of the KIEE Conference
• /
• 2004.07c
• /
• pp.1609-1611
• /
• 2004

압전재료의 분극공정에서 제어되는 인가전압, 유지시간 및 온도 변수들에 대한 최적의 조건을 확립하기 위해 Rosen형 안전 변압기를 설계 및 제조하여 특성분석 하였다. 분극처리를 위한 분극전계, 온도, 유지시간 등의 외부 에너지가 증가할수록 쉽게 분극되어 포화현상이 나타났으며, 140$^{\circ}C$ 이상의 온도에서 4kV/mm의 분극전계로 3분 이상 분극시키면 최대 전압 이득을 얻을 수 있다. 또한 부하저항이 증가할수록 공진주파수는 고주파 방향으로 이동하며, 공진전류가 증가하여 전압이득이 증가하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2012.05a
• /
• pp.699-702
• /
• 2012

본 논문에서는 WCDMA(Wide Code Division Multiple Access) 시스템 사양을 만족시키는 주파수 합성기 블록 중 위상잡음 및 전력소모의 최적 설계가 필요한 LC-VCO(voltage controlled oscillator)의 설계를 제안 하였다. 최적 설계를 위한 핵심내용은 LC-tank의 손실성분을 보상하는 MOS트랜지스터의 전달컨덕턴스와 인덕턴스 평면에 여유이득라인과 튜닝 범위 라인을 그어 설계 가능한 영역 내에서 위상잡음이 최소가 되는 인덕턴스 값을 구하고 선택하는 것이다. 제안한 최적 설계방법에 의해 진행된 LC-VCO의 시뮬레이션 결과 위상잡음 특성은 1MHz옵셋에서 -113dBc/Hz였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2012.05a
• /
• pp.713-715
• /
• 2012

본 논문은 24GHz 차량 추돌 예방 레이더 시스템-온-칩을 위한 입력 임피던스, 전압이득 및 잡음지수를 자동으로 측정할 수 있는 새로운 형태의 고주파 자체 내부검사(BIST, Built-In Self-Test) 회로를 제안한다. 이러한 BIST 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정 ($f_T/f_{MAX}$=140/120GHz)으로 설계되어 있다. 알고리즘은 LabVIEW로 구현되어 있다. BIST 알고리즘은 입력 임피던스 정합과 출력 직류 전압 측정원리를 이용한다. 본 논문에서 제안하는 방법은 자동으로 쉽게 고주파 회로의 성능변수를 측정할 수 있기 때문에 시스템-온-칩의 저가 성능 검사의 대안이 될 것으로 기대한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.8 no.6
• /
• pp.1158-1165
• /
• 2004

This paper describes the design of a two stage 1V power supply SiGe Low Noise Amplifier operating at 5.25㎓ for 802.lla wireless LAN application. The achieved performance includes a gain of 17㏈, noise figure of 2.7㏈, reflection coefficient of 15㏈, IIP3 of -5㏈m, and 1-㏈ compression point of -14㏈m. The total power consumption of the circuit was 7㎽ including 0.5㎽ for the bias circuit.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.10 no.5
• /
• pp.7-15
• /
• 1973

The gain stability of the nuclear pulse ampifiers with negative feedback for such a fast pulse input as the step voltge or the nuclear radiation detector pulse is analyzed in detail and the experimental results are given. It is shown that a few risetime should elapse to get the full effect of the negative feedback upon the liearity and the stability of the amplifiers for the fast pulse input, and to reduce this limitation the risetime of the negative feedback amplifier must be designed to be short compared with the width of the input pulse.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.275-277
• /
• 2014

본 논문에서는 다양한 주파수 튜닝이 가능한 직접변환방식을 이용한 Gm-C 능동필터 회로를 설계하였다. 설계된 필터는 집적회로를 튜닝하여 요구되는 기준주파수 및 대역폭과 이득을 만족시킬 수 있다. 필터에 사용된 OTA회로는 전달 트랜스컨덕턴스 값을 외부전압으로 제어할 수 있도록 설계하여 다양한 주파수대역에서 사용할 수 있다는 장점을 가진다. 설계된 필터는 ripple 전압을 최소화 하고 이득 값을 높일 수 있는 Elliptic 필터를 사용하였다. 집적화를 위하여 수동필터를 능동필터로 변환할 수 Gyrator 방식을 이용하였다. HSPICE 시뮬레이션 결과, 외부전압을 1.0V~1.9V까지 변화를 주었을 때 1.4MHz ~ 2.8MHz의 차단주파수의 조정이 가능하였고 소비전력은 4.5mW~20mW임을 측정하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.9
• /
• pp.673-684
• /
• 2003

A degenerated differential pair has been widely used as a standard topology for digitally programmable CMOS VGAs. A variable degeneration resistor has been implemented using a resistor string or R-2R ladder with MOSFET switches. However, in the VGAs using these conventional methods, low-voltage and high-speed operation is very hard to achieve due to the dc voltage drop over the degeneration resistor. To overcome this problem a new variable degeneration resistor is proposed where the dc voltage drop is almost removed. Using the proposed gain control scheme, a low-voltage and high-speed CMOS VGA is designed. HSPICE simulation results using a 0.25${\mu}{\textrm}{m}$ CMOS process parameters show that the designed VGA provides a 3dB bandwidth of 360MHz and a 80dB gain control range in 2dB step. Gain errors are less than 0.4dB at 200MHz and less than l.4dB at 300MHz. The designed circuit consumes 10.8mA from a 2.5V supply and its die area is 1190${\mu}{\textrm}{m}$${\times}$360${\mu}{\textrm}{m}$.

• Journal of Korea Multimedia Society
• /
• v.7 no.11
• /
• pp.1515-1520
• /
• 2004

In this paper, a new continuous-time bandpass active filter for lour-voltage applications is proposed. The active filter is composed of the CMOS complementary cascode circuit which can increase trans-conductance of an active element. These results are verified through the 0.25$\mu\textrm{m}$ CMOS n-well parameter hspice simulation. As a result, the gain and the unity gain frequency is 42dB and 200MHz respectively in the integrator. Additionally, center frequency of the bandpass active filter is 747kHz. And also bandwidth of the filter is 649kHz on 2V supply voltage.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.13 no.10
• /
• pp.982-988
• /
• 2002

This paper summarizes the design concepts and implementation of a Ku-band channel amplifier's engineering model for the communication and broadcasting satellite applications. The selected architecture uses the analog gain control for the FGM(Fixed Gain Mode) and the output level limiting using automatic loop control for the ALC (automatic level control) mode. The Ku-band channel amplifier incorporates several state-of-the-art components including voltage-controlled PIN diode attenuators, and various temperature-compensation circuits. The measured characteristics of the Ku-band channel amplifier are in good agreement with the expected performance. The results show a fixed gain control of 28 dB, and an automatic level control of 16 dB over operating temperature range. The designed engineering model could be used as a channel amplifier for Ku-band communication and broadcasting satellite payload system.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.780-781
• /
• 2014

본 논문에서는 차량 추돌 방지 단거리 레이더용 고 변환이득 및 저전력 24GHz CMOS 믹서를 제안한다. 이러한 회로는 2볼트 전원전압에서 동작하며, 저 전압 전원 공급에서도 높은 변환 이득과 낮은 잡음지수를 가지도록 설계되어 있다. 제안한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계하였다. 전체 칩 면적을 줄이기 위해 실제 수동형 인덕터 대신 전송선을 이용하였다. 제안한 회로는 최근 발표된 연구결과에 비해 가장 높은 10.96dB의 변환이득, 7.6dBm의 IIP3를 보였고, 가장 적은 5mW의 소비전력 및 $0.2{\times}0.2m^2$의 칩 크기 특성을 보였다.