• Journal of the Institute of Electronics and Information Engineers
• /
• v.51 no.6
• /
• pp.63-70
• /
• 2014

A low-N phase-locked loop clock generator with frequency multiplier is proposed to improve phase noise characteristic. Delay-variance voltage converter (DVVC) generates output voltages according to the delay variance of delay stages in voltage controlled oscillator. The output voltages of average circuit with the output voltages of DVVC are applied to the delay stages in VCO to reduce jitter. The HSPICE simulation of the proposed phase-locked loop clock generator with a $0.18{\mu}m$ CMOS process shows an 11.3 ps of peak-to-peak jitter.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.43-44
• /
• 2013

정상분과 역상분의 전압이 존재하는 삼상 계통의 전압 불평형은 dq 변환에서 맥동전압 성분을 발생시킨다. 인버터의 동작을 위한 PLL의 위상 추적 능력은 맥동 전압에 의해 감소하게 된다. 정상분과 역상분의 분리를 통해 맥동 성분의 제거가 가능하지만 복잡한 PLL 구성을 갖는다. 본 연구는 불평형 상태에서 발생하는 dq 성분의 주파수가 기본파의 짝수 배만 존재하는 성질을 이용하여 comb 필터를 PLL 제어기에 적용하였다. 전압 불평형 및 고조파 성분에 대해서도 맥동 없는 dq 전압 획득이 가능하다. 기본 PLL 제어기에 단순 시간지연의 comb 필터로 견실한 PLL 제어기가 얻어진다. 제안된 PLL 제어기는 시뮬레이션으로 성능을 확인하였다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.05a
• /
• pp.8-11
• /
• 2003

본 연구는 AC서보 모터의 벡터 제어를 구현하는데 있어 디지털 제어에 의한 시간 지연 및 Af) 변환기, QEP(Quadrature Encoder Pulse Circuit)등 주변 소자의 시간 지연에 의한 노이즈를 최소화하지 위하여 고성능 저 전압형 DSP인 TMX320F2812를 사용하였다. TMX320F2812는 150MIPS의 빠른 연산 속도와 12비트의 AD 컨버터, QEP회로는 물론 공간 전압 벡터 PWM을 발생시킬 수 있는 기능을 가진 모터 제어용 원친 DSP이다. 이와 같이 주변 회로들을 내장한 고성능 DSP의 사용은 모터 제어부의 하드웨어적인 구성을 간소화 시키고 이로 인한 비용 절감을 얻을 수 있다. 또한 전류 샘플을 위한 필터 부분을 디지털 필터화 하여 전류 샘플링 노이즈를 제거하였고, 옵셋 전압을 이용한 SVPWM을 구현하여 연산 시간을 대폭 단축 하였다. TMX320F2812의 단점인 고정 소수점 연산에 대해서는 각 변수에 대한 스케일링을 통해 유효 자리를 확보하였다.

• 전기의세계
• /
• v.25 no.4
• /
• pp.17-23
• /
• 1976

세계제2차대전이후, 급속도로 발전해온 전기 및 전자공학으로 말미암아 현재의 시대를 electronic시대라고 불러도 과언이 아니다. 이러한 전자공학의 발전으로 수많은 전자장치소자가 새로이 개발되었다. 그중에서 전기 및 전자회로에서 없어서는 안될 싸이리스터라는 반도체소자가 있다. 싸이리스터의 특성을 응용하여 정지스위치로서 과전압보호회로, 지연회로, 온도조절기, 전자충전용, 조정기, 변압기탭전환, 용접기의 제어회로등에 이용되며 위상제어용으로 조광회로, 전기로의 온도제어, 전동기의 속도제어, 직류전동기의 주전류제어회로에 이용되고 전류기로서 정전압전원, 정정류전원으로 이용하며 쵸퍼, 인버어터로서 직류를 단속시키며 다시 교류로 변환하여 전압을 변화시킬 수 있다. 이밖에 정류자나 부러쉬가 없는 모터를 제조할 수 있다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.12a
• /
• pp.50-53
• /
• 2003

본 연구에서는 AD 변환기, QEP(Quadrature Encoder Pulse Circuit)등 모터 제어에 필요한 주변 소자의 디지털 제어를 통해서 AC 서보 모터의 벡터 제어를[3] 구현하고 시간 지연에 의한 노이즈를 최소화하기 위해 저 전압형 DSP인 TMP320F2812를 이용하였다. TMP320F2812는 MOS 타입으로 8 depth pipeline을 가진 Harvard bus 를 채택해서 최대 150MIPS의 고속 처리 능력을 갖고 있으며 12 비트의 AD 변환기 QEP 회로와 공간 전압 벡터 PWM을 발생시킬 수 있는 기능을 가진 모터 제어용 원칩 DSP이다 모터 제어에 필요한 주변 회로들을 내장한 DSP는 하드웨어적인 구성을 간소화시키고 이로 인한 비용 절감을 얻을 수 있다. 간단한 구조로 고속 연산을 하기 위해 TMP320F2812는 고정 소수점 연산 처리 방식[6]을 사용하게 되었다. 고정 소수점 연산 처리로 인한 오차는 각 변수에 대한 스케일링을 통해 유효 자리를 확보 하는 방법을 사용하였다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.8 no.5
• /
• pp.442-449
• /
• 2003

This paper discusses how to generate the reference compensation voltages in Dynamic Voltage Restorers (DVR) by use of PQR instantaneous power theory. Sensed three-phase terminal voltages are transformed to PQR coordinates without time delay. Since the reference voltage in PQR coordinates is a single dc value, the voltage controller for DVRs is simple and easy to design. Proposed control method can be implemented by feedforward controllers or by feedback controllers. This paper verified the theory by a feedforward controller of a DVR with simulation and experiment.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.16 no.6
• /
• pp.1250-1259
• /
• 2012

In this paper, a time-domain comparator is proposed for a successive approximation (SA) analog-to-digital converter (ADC) with a low power and high resolution. The proposed time-domain comparator consists of a voltage-controlled delay converter with a clock feed-through compensation circuit, a time amplifier, and binary phase detector. It has a small input capacitance and compensates the clock feed-through noise. To analyze the performance of the proposed time-domain comparator, two 1V 10-bit 200-kS/s SA ADCs with a different time-domain comparator are implemented by using 0.18-${\mu}m$ 1-poly 6-metal CMOS process. The measured SNDR of the implemented SA ADC is 56.27 dB for the analog input signal of 11.1 kHz, and the clock feed-through compensation circuit and time amplifier of the proposed time-domain comparator enhance the SNDR of about 6 dB. The power consumption and area of the implemented SA ADC are 10.39 ${\mu}W$ and 0.126 mm2, respectively.

• Proceedings of the KIPE Conference
• /
• 2014.11a
• /
• pp.139-140
• /
• 2014

본 논문에서는 계통연계형 인버터 모드 변환 시에 인버터 출력전압과 계통전압의 위상이 불일치함에 따라 시스템에 과전류가 유입되는 문제점을 해결할 수 있는 제어방법을 제안한다. 제안하는 방법은 PI제어기의 낮은 대역폭에 의한 위상지연을 지령전압에 비례하는 전류보상항을 추가함으로써 해결했다. 이를 모의해석을 통하여 효과를 입증한다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.5 no.2
• /
• pp.163-169
• /
• 2000

From the viewpoint of the cost effective design of power conversion systems, it is very important to fully u utilize the CillTent capacity of power devices over all circumstances. Therefore this paper deals with the l practical design of digital CillTent controller to meet the requirements of fast and overshoot free control r response over the varying control voltage bOlmds, the accompanied computational delay, and the system U W1certainties. The proposed controller consists of high gain PI control schemes using both the conditional i integrator and the modified delay compensator. The simulation and experimental results show the validity of t the proposed controller.

• Proceedings of the KIPE Conference
• /
• 2007.07a
• /
• pp.123-125
• /
• 2007

포항가속기연구소가 추진 중인 제4세대 방사광가속기에는 100 PPM급의 클라이스트론 펄스전압 안정도가 요구된다. 이러한 안정도는 PFN(pulse forming network)에 충전되는 전압을 얼마나 정밀하게 제어하는가에 따라서 결정된다. PFN의 최종운전 전압은 deQing circuit에 triggering되는 시점에 따라서 결정된다. DeQing trigger system은 PFN의 충전전압과 기준전압을 비교하여 충전전압이 기준전압보다 커지는 시점에서 charging choke(충전 쵸크)의 2차에 구성된 deQing 회로의 SCR를 트리거 시켜서 충전 쵸크 1차와 2차의 권선비율이 25:1인 충전 쵸크의 2차를 단락시켜 1차에 흐르는 전류를 2차로 빼주어서 PFN 커패시터에 더 이상 충전되지 않게 하는 구조로 되어있다. DeQing circuit에 triggering되는 시점을 정밀하게 제어하기 위하여 PFN 충전전압을 미분하여 그 출력전압에 비례하여 트리거 출력을 지연시키는 기능과 analog 신호를 digital 신호로 변환하는 기능을 사용하였다. 이 논문에서는 deQing 시스템에 관련된 회로 및 시험결과에 대하여 설명하고자 한다.