• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.21.1-21.1
• /
• 2009

상변화 메모리는 비휘발성 메모리이면서 빠른 동작 속도, 낮은 동작 전압 등 다양한 장점을 지니고 있어 차세대 메모리로 주목 받고 있다. 최근 상변화 메모리의 동작 전류를 감소시키기 위해 상변화 물질 및 전극 물질에 대한 연구를 진행하고 있으며, 소자의 크기를 최소화 하기 위한 연구가 진행되고 있다. 본 연구에서는 나노 임프린트 리소그래피와 전도성 AFM을 이용하여 나노급 상변화 물질의 특성을 평가하였다. 나노급 상변화 물질을 형성하기 위해 열경화성 나노 임프린트 리소그래피를 이용하여 $Ge_2Sb_2Te_5$(GST)/Mo/SiO2 기판 위에 200nm급 홀 패턴을 형성하였다. 홀 패턴에 Cr을 증착하여 리프트 오프 한 뒤 Cr을 하드 마스크로 사용하여 GST를 식각하였다. 그 결과, Mo 하부 전극 위에200nm 지름과 100nm 높이를 가지는 GST 나노 기둥을 형성하였다. GST 나노 기둥의 전기적 특성 평가를 위해 저항 측정 장비 및 펄스 발생기와AFM을 사용하였다. AFM은 접촉 모드로 설정하였으며, Pt가 코팅된 AFM tip을 사용하여 Cr 하드 마스크와 함께 상부 전극으로 사용하였다. GST 나노 기둥을 초기화 시키기 위해 I-V sweep을 하였으며, 그 결과 $1M\Omega$에서 $10\;k\Omega$으로 저항이 변화함을 확인하였다. GST 나노 기둥은 2V, 5ns의 리셋 펄스에서 비정질로 변화하였으며, 1.3V, 150ns의 셋 펄스에서 결정질로 변화하였다. 이 동작 전압으로 5번의 스위칭 특성을 평가하였으며, 이 결과는 소자 형태의 200nm 급GST의 특성과 유사하여 나노급 상변화 물질을 테스트하는 새로운 방법으로 사용될 수 있을 것이다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.874-876
• /
• 2005

임베디드 시스템에서의 캐시 메모리는 시스템의 성능에 큰 영향을 줄뿐만 아니라 전체 에너지 소비 중 $50\%$ 정도를 소비하고 있어 캐시 메모리의 성능과 에너지 소비는 큰 관심거리 중 하나다. 공정의 미세화로 캐시 메모리의 에너지 소비 중 누수 전류에 의한 에너지 소비의 비중이 더 커지고 있어, 정적 에너지 소비를 줄이기 위한 다양한 연구가 진행 중이다. 에너지 절약과 성능 향상은 손익 상쇄(Trade-off)관계에 있어 두 가지 목표를 동시에 달성하기는 힘들다. 본 논문에서는 성능 향상을 위하여 여러 가지 캐시 구조중 접속 속도가 가장 빠른 직접 사상 캐시를 사용하고, 완전 연관 캐시를 사용하여 직접 사상 캐시의 단정을 보완 할 수 있는 백업 캐시 시스템을 제안한다. 시스템 성능을 향상 시키면서 백업 캐시의 누수에너지를 절약하기 위해 직접 사상 캐시와 완전 연관 캐시를 서로 다른 한계 전압을 가지는 SRAM으로 구성한다. 직접 사상 캐시는 낮은 한계 전압의 SRAM로 구성하여 높은 성능을 내고, 완전 연관 캐시는 직접 사상 캐시에 비해 상대적으로 속도는 느리지만 누수 에너지가 적은 높은 한계 전압을 가지는 SRAM으로 구성하여 직접 사상 캐시를 보완하는 역할을 할 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.409-409
• /
• 2012

최근 나노크기의 미세구조 가공기술이 발달함에 따라 다양한 응용을 위한 나노소재/구조가 활발히 연구 되고 있다[1]. 그 중에서 실리콘 나노선은 태양전지, 메모리, 트랜지스터 그리고 광 공진기에 쓰일 수 있는 소재로서 기존의 실리콘 가공기술을 바로 사용할 수 있을 뿐 아니라[2], 비용 면에서 탁월한 잇점이 있기 때문에 주목 받고 있는 소재이다. 실리콘 나노선의 물리적 특성을 연구하기 위한 많은 연구가 진행되었지만, 매우 작은 크기와 높은 표면적-부피비율로 인해 생긴 독특한 특징을 완전히 이해하기에는 아직 부족한 점이 많다. 실리콘 나노선의 전류-전압특성에 영향을 미치는 요소는 도핑농도, 표면상태, 채널의 크기 등으로 다양한데, 이번 연구에서는 실리콘 나노선의 표면환경이 공기와 물 두 종류로 매질에 접하고 있을 경우에 대하여 각각 전류-전압을 측정하였다. 물이 공기와 다른 점은 크게 두 가지로 볼 수 있다. 첫째로 물의 경우에는 물에 용해된 수소이온과의 화학반응을 통하여 실리콘 표면전하가 유도되며 pH 값에 민감하게 변화한다. 둘째로 물의 유전율은 공기의 80배로서 표면부근에서의 전기장분포가 많이 왜곡된다. 이를 위하여 SOI를 기반으로 채널길이 $5{\mu}s$, 두께 40 nm, 너비 100 nm인 실리콘 나노선을 일반적인 반도체공정을 사용하여 제작하였다. 나노선의 전기적 특성 실험은 Semiconductor Parameter Analyzer (Agilent, 4155C)를 사용하여 전류-전압특성을 표면 상태를 변화시키면서 측정하였다. 실험을 통해 실리콘 나노선은 물과 공기 두 가지 표면환경에 따라 전류-전압특성이 확연히 변화하는 것을 볼 수 있었다. 동일한 전압 바이어스에서 표면에 물이 있을 때가 공기 있을 때 보다 훨씬 증가한 전류를 얻을 수 있었고(3V에서 약 2배), 비선형적인 전류-전압특성이 나타남을 관찰하였다. 본 발표에서는 이러한 실험결과를 표면에서의 전하와 정전기적인 효과로서 정성적으로 설명하고, 전산모사결과와 비교분석 하고자 한다.

• Journal of Advanced Marine Engineering and Technology
• /
• v.33 no.1
• /
• pp.131-137
• /
• 2009

In this paper, we have manufactured hole type PRAM unit cell using phase change material $Ge_2Sb_2Te_5$. The phase change material $Ge_2Sb_2Te_5$ was deposited on hole of 500 nm size using sputtering method. Reset current of PRAM unit cell was confirmed by measuring R-V characteristic curve. Reset current of manufactured hole type PRAM unit cell is 15 mA, 100 ns. And electro and thermal characteristics of hole type PRAM unit cell were analyzed by 3-D finite element analysis. From simulation temperature of PRAM unit cell was $705^{\circ}C$.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2017.07a
• /
• pp.131-132
• /
• 2017

본 연구에서는 열처리 온도에 따른 전도 특성을 조사하기 위하여 RF magnetron sputtering을 이용해서 Si기판 위에 SBN 박막을 증착시킨 후, SBN 박막에 $650{\sim}800[^{\circ}C]$의 온도 범위에서 열처리를 하였다. $650[^{\circ}C]$에서 열처리된 박막의 경우 표면 거칠기는 약 0.42[nm]로 나타났으며, -5~+5[V]의 전압 범위에서 누설전류밀도는 $10-5[A/cm^2]$ 이하로 안정된 값을 나타내었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.198-198
• /
• 2000

3전극 면방전형 AC-PDP의 구동에 있어서 방전유지 펄스의 폭에 따른 전기적 특성의 변화, 즉 방전 개시전압, 방전 유지전압, 메모리 상수, 셀 내 정전용량, 벽전하량, 벽전압 및 휘도 및 방전전력 측정을 통한 발광효율 등을 측정하였다. 본 연구를 위하여 셀핏치 1,080$mu extrm{m}$의 test panel을 제작하였다. 방전 유지전극의 폭과 간격은 각각 260$\mu\textrm{m}$, 100$\mu\textrm{m}$, 유전층은 30$\mu\textrm{m}$, 격벽은 120$\mu\textrm{m}$로 제작하였다. 방전유지전극에 300ns의 상승시간을 갖는 사각파를 10~50kHx의 다양한 진동수범 위에서 펄스의 폭을 변화시키면서 방전전압과 메모리 상수등을 측정하고, 각 경우 휘도와 방전소모전력을 측정하여 최종적으로 효율을 비교하였다. 진동수의 증가나 펄스 폭의 증가에 따라 방전 전압이 감소함을 확인하였고, 특정한 펄스 폭일 때 자기소거방전이 생김을 관측하였다. 또한 특정 펄스 폭에 대하여 특정 진동수로 전압을 인가할 경우 자기 소거방전이 있음에도 불구하고 방전전류가 유지되는 특성이 있음을 관측하였다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2008.04a
• /
• pp.247-250
• /
• 2008

최근 무선통신용 LSI는 배터리 수명과 관련하여, 저전력 동작이 중요시되고 있다. 따라서 Digital CMOS 신호처리와 더불어 동작 가능한 SI (Switched-Current) circuit를 이용하는 Current-mode 신호처리가 주목받고 있다. 그러나 SI circuit의 기본인 Current Memory는 Charge Injection에 의한 Clock Feedthrough라는 문제점을 갖고 있기 때문에, 전류 전달에 있어서 오차를 발생시킨다. 본 논문에서는 Current Memory의 문제점인 Clock Feedthrough의 해결방안으로 CMOS Switch의 연결을 검토하였고, 0.25${\mu}m$ CMOS process에서 Memory MOS와 CMOS Switch의 Width의 관계는 simulation 결과를 통하여 확인하였으며, MOS transistor의 관계를 분명히 하여, 설게의 지침을 제공한다.

• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.344-345
• /
• 2020

본 논문에서는 계통연계형 시스템에서 계통 주파수 변동이 발생할 경우 계통 전류 왜곡 보상을 위한 주파수 적응형 위상기반 반복제어기의 설계기법에 대하여 기술한다. 기존의 반복제어기를 적용한 경우 계통 주파수 변동 시 주파수 변동에 따라 제어 성능이 보장되지 않는다는 단점이 있다. 이를 보완하기 위해 PLL로 추정된 계통 위상각을 이용한 반복제어기의 메모리 할당을 통해, 주파수 변동에 대응이 기능한 위성 기반 반복제어기의 설계 방법을 제안하였으며, 모의실험을 통해 그 성능을 검증하였다.

• Journal of IKEEE
• /
• v.24 no.1
• /
• pp.161-169
• /
• 2020

In order to reduce the manufacturing cost of MCU chips used in applications such as wireless chargers and USB-C, compared to DP-EEPROM (Double Poly EEPROM), which requires 3 to 5 additional process masks, it is even more necessary MTP(Multi-Time Programmable), which is less than one additional mask and have smaller unit cell size. In addition, in order to improve endurance characteristics and data retention characteristics of the MTP memory cell due to E/P(Erase / Program) cycling, the distribution of the V_TP(Program Threshold Voltage) and the V_TE(Erase Threshold Voltage) needs to be narrow. In this paper, we proposed a current-type BL S/A(Bit-Line Sense Amplifier) circuit, WM(Write Mask) circuit, BLD(BL Driver) circuit and a algorithm, which can reduce the distribution of program and V_T and erase V_T, through compare the target current by performing the erase and program pulse of the short pulse several times, and if the current specification is satisfied, the program or erase operation is no longer performed. It was confirmed that the 256Kb MTP memory fabricated in the Magnachip semiconductor 0.13㎛ process operates well on the wafer in accordance with the operation mode.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.99-99
• /
• 2000

본 논문에서는 RF Magnetron Sputtering 방법으로 Ba0.5Sr0.5TiO3 박막을 Pt/Ti/SiO2/Si 기판위에 증착하였다. Ar과 O2의 가스비는 90:10부터 50:50까지 O2의 함유비율을 10씩 증가시켰으며, 모든 조건에서 증착온도는 실온으로 설정하였다. Ba0.5Sr0.5TiO3 박막의 증착후 각 가스비에 따른 동일한 샘플에 대해 RTA(Rapid Thermal Anneal) 장비를 이용하여 $600^{\circ}C$에서 열처리는 하여 열처리 효과에 대한 특성도 조사하였다. 최종적으로 제작한 BST 커패시터는 Pt/BST/Pt 구조를 갖는 MIM(Metal-Insulator-Metal) 구조의 커패시터였으며 상.하부 전극은 전기적 특성이 우수한 Pt를 사용하였다. 제작된 BST 커패시터를 대해 유전 특성을 조사하기 위해 C-V 측정을 한 결과 산소 함유량이 증가함에 따라 유전율의 증가를 보여주었으며, 제작된 샘플 중 산소 함유량이 30인 샘플은 300이상의 우수한 유전율을 나타내었다. 또한 누설 전류특성에서는 모든 샘플에 대해 1.0V의 인가전압에서 1.0$\times$106A/cm2 이하의 누설 전류 밀도 값을 가져 전기적으로도 안정된 커패시터 구조임을 확인하였다. 또한 막의 증착상태와 미세구조관찰을 위해 SEM 측정을 하였고 구성성분 결정 구조를 알기 위해 XRD 측정도 시행하였다. 결과적으로 본 논문에서 제작된 커패시터 중 Sr/O의 비율이 70:30인 샘플이 가장 우수한 유전특성을 나타내었고, 이 샘플의 유전특성과 누설 전류 특성은 차세대 메모리인 1GigaByte급 DRAM에 적용 가능한 조건들을 만족시켰다.