• Proceedings of the KIPE Conference
• /
• 2010.11a
• /
• pp.66-67
• /
• 2010

마이크로그리드 또는 발전용 연료전지 시스템과 같이 계통 이상 시 독립운전으로의 모드전환이 필요한 응용에서 과도현상을 최소화하는 Seamless Transfer 기술이 필수적이다. 모드전환 시 전압제어를 유지함으로서 이러한 과도상태를 최소화할 수 있는 간접전류제어 알고리즘이 제안된 바 있다. 그러나 제어기 모델에 의한 해석이 불가능하므로 제어 파라미터 설정이 어려운 단점이 있었다. 본 논문에서는 인버터의 모델을 고려하여 제어기를 해석함으로서 원하는 제어대역폭과 위상마진을 갖는 제어기의 게인 설정을 가능하게 하였다.

• Journal of the Korea Institute of Military Science and Technology
• /
• v.21 no.2
• /
• pp.211-216
• /
• 2018

This paper presents a numerical optimization technique and switching phase control technique aiming at improvement of efficiency of the low voltage BLDC motor. The optimization technique is performed using the generalized sensitivity technique, response surface method(RSM) and sampling minimization technique. In order to minimize current consumption of the BLDC motor, the switching method of the driving device is optimized using RSM with finite element analysis. The ratings of BLDC motor are 50 W, 24 V, 1200 rpm. As optimizing results, the input current is reduced from 2.78 to 2.51 [A] when the switching phase is shifted by -2.65 [DEG_ELC] at the rated driving speed of 1200 [rpm]. It is confirmed that the proposed method reduces the consuming current of the low voltage BLDC motor through switching phase control method using the numerical optimization method.

• Proceedings of the KIPE Conference
• /
• 2009.11a
• /
• pp.179-181
• /
• 2009

고압 방전 램프는 점등 후부터 정상상태에 이르기까지 방전관 내부의 온도 및 압력이 광범위하게 변화하는 복잡한 동작 특성으로 모델링이 어렵다. 이러한 특성은 램프를 구동하는 안정기의 설계에 어려움이 따른다. 램프의 구동에는 초기 점화 시 높은 점화용 전압 펄스를 필요로 한다. 점화 후에 정상상태에 다다르면 램프 전극의 소모를 줄이기 위해 교류로 구동되어야 한다. 하지만 램프를 교류로 구동하게 되면 음향 공진 현상이 발생할 수 있다. 음향 공진 현상은 램프 구동 전류의 맥동성분이 큰 경우에도 발생을 할 수 있으므로 구동 전류의 맥동 성분의 크기는 최소화 돼야 한다. 램프의 수명시간을 길게 하려면, 안정기는 램프를 정격전력으로 구동하여야 한다. 따라서 안정기에서는 정전력 제어가 필요하게 된다. 램프 전류의 극성이 변화할 때, 램프 전류는 spike전류와 중첩이 된다. 본 논문에서는 spike 전류를 저주파구형파 램프 전류의 포락범위 안에 유지하고, 고주파 스위칭시손실을 줄이기 위해 소프트 스위칭 기법을 이용한 회로 설계를 제안했다. 제안된 방법은 시뮬레이션 및 이론적 수식적 방법으로 검증 했다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.11 no.4
• /
• pp.307-312
• /
• 2006

This paper proposes the SRM drive system, which accurately estimates the phase currents from the DC-link current to drive SRM instead of detecting the three-phase currents. In addition, the detecting circuit of DC-link current is also proposed to increase the resolution and decrease the off-set influence. Comparing with the general drive system based on the phase current, it is verified through the experiments that the proposed SRM drive system based on the DC-link current has the good performance in steady-state response of the speed control. Using the DC-link current, all of the 3-phase currents can be easily estimated for driving the SRM.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.39 no.4
• /
• pp.43-53
• /
• 2002

In this paper, a new dynamic D-flip-flop which does not suffer from charge sharing and glitch problems is proposed. And a dual-modulus divide-by-128/129 prescaler has been designed with the proposed D-flip-flops using a 0.6$0.6{\mu}m$ CMOS technology. Eleven-transistor architecture enables it to operate at the higher frequency range and the transistor merging technique contributes to the reduction of power consumption. At 5V supply voltage, the simulated maximum operating frequency and the current consumption of the divide-by-128/129 prescaler are 1.97GHz and 7.453mA, respectively.

• Journal of rehabilitation welfare engineering & assistive technology
• /
• v.7 no.2
• /
• pp.7-12
• /
• 2013

In this paper, we propose a brushless DC motor drive system for active knee prosthesis and low-cost estimation method for phase current from DC-link current. To control motor torque directly, current sensing is very important and current sensing point should be synchronized with voltage switching command to minimize the effect of switching noise in current measurement, For maintaining small form factor, simplifying control schemes and achieving low-cost system, control schemes using DC-link current are used. Moreover, we incorporated phase current estimation method using analog MUX for minimizing current estimation error between DC-link current and phase current. The validity of the proposed system is verified through experimental works.

• Journal of IKEEE
• /
• v.12 no.4
• /
• pp.211-216
• /
• 2008

This paper proposes an 8${\times}$8 bit parallel multiplier using MOS current-mode logic (MCML) circuit for low power consumption. The proposed circuit has a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to PMOS transistor to minimize the leakage current. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/50. The designed multiplier is achieved to reduce the power consumption by 10.5% and the power-delay-product by 11.6% compared with the conventional MOS current-model logic circuit. This circuit is designed with Samsung 0.35 ${\mu}m$ standard CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.760_761
• /
• 2009

초전도 시스템에서 전류를 공급하는 역할을 하는 전류리드는 없어서는 안 될 핵심 부품이다. Powder-in-tube(PIT) 법으로 제작한 1세대(1G) 고온초전도 선재보다 열전달특성이 나쁜 2세대(2G) 고온초전도 선재를 이용하여 고온초전도 전류리드를 제작하였다. 사용한 선재는 미국 AMSC사 선재이다. 초전도 자석으로의 열침입을 최소화하기 위해 지지구조물은 GFRP를 사용하였고 금속연결부는 무산소동을 사용하였다. 2G 선재 6가닥을 사용하여 제작한 전류리드는 액체질소 온도에서 I-V 특성을 평가한 결과 약 400 A급 전류리드도 사용 가능하다고 판단되었으며, 열전달 특성을 측정하기 위해 무냉매형 특성평가장치를 사용하였는데, 77 K과 7 K 사이에서 약 50 mW정도 였다. 본 논문에선 2G 고온초전도 선재를 사용하여 제작한 전류리드의 전기적 열적 특성에 대해 논의하고자 한다.

• Proceedings of the KIEE Conference
• /
• 2002.11b
• /
• pp.329-334
• /
• 2002

우리나라 전력계통의 특성상 남부의 전원단과 수도권의 부하중심단과의 거리가 존재하여 안정적인 계통전압제어에 어려움이 존재한다. 이러한 계통전압제어의 어려움을 극복하기 위해 154kV 계통에 SC Bank를 설치 운용중에 있다. 운전 환경상 차단기의 투입과 차단이 잦은 154kV SC Bank에 리액터가 소손되는 등의 문제점이 발생하고 있어 154kV SC Bank의 써지응답특성을 규명하고 차단기의 투입차단시 발생하는 써지전류의 저감에 대한 연구의 필요성이 대두되고 있다. 본 연구에서는 154kV SC Bank를 대상으로하여 현장조사와 현장실증을 통해 써지전류를 측정하고, 모의를 통해 써지응답특성을 규명하였다. 그 결과, 차단기의 접점의 상태와 피뢰기의 동작여부에 의해 써지전류가 크게 영향을 받는다는 점을 확인하였다. 154kV SV Bank를 대상으로 한 현장시험과 서지응답특성의 분석결과를 기본으로 하여 피뢰기의 영향과 차단기의 투입차단 영향을 최소화하는 방안으로 피뢰기의 분리운전으로 전류재단현상을 막아 급준써지전류의 발생을 억제하고 저항투압방식의 차단기로 써지전류를 30%이하로 억제할 수 있음을 실증과 모의로 확인하였다.

• The KIPS Transactions:PartA
• /
• v.15A no.2
• /
• pp.69-74
• /
• 2008

This paper proposes a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to high-threshold voltage transistor to minimize the leakage current. The $16\;{\times}\;16$ bit parallel multiplier is designed by the proposed circuit structure. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/50. This circuit is designed with Samsung $0.35\;{\mu}m$ CMOS process. The validity and effectiveness are verified through the HSPICE simulation.