• Journal of Korea Society of Industrial Information Systems
• /
• v.19 no.2
• /
• pp.37-43
• /
• 2014

In this paper, we present the effect of forward current gain on emitter area in NPN transistors are used widely in the almost linear integrated circuits and integrated injection logic. Relations between forward current gain and emitter area were conformed with the simulation with examined calculation and experiments. At the same emitter length, as junction depth is increased, common emitter current gain is decreased. Ratio of Emitter bottom area comparing to side area increases, the emitter current gain is increased. The theory and simulation results were fitted in with the experimental data very well.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.402-403
• /
• 2019

2개의 S/H (Sample and Hold)회로를 내장한 ADC (Analog to Digital converter)는 전동기의 3상 전류를 동시점에서 샘플링(sampling)할 수 없다. 또한 전류 센서 및 아날로그 신호처리 회로의 이득은 오차가 있다. 이러한 이유로 3상 측정 전류의 불평형 상태가 야기될 수 있으며 이 불평형은 전동기 전류제어에 영향을 미친다. 이 논문에서는 2개의 S/H 회로를 이용한 3상 전류 측정의 동기화 및 이득 오차의 보정 방법을 제안하고 컴퓨터 모의 실험을 통하여 제안된 방법을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2017.11a
• /
• pp.177-178
• /
• 2017

본 논문에서는 벅-타입 능동 전력 디커플링 회로의 단순화된 제어 방법을 위한 가변 스텝을 적용한 최적 보상 이득 알고리즘을 제안한다. 고정 스텝을 사용한 기존의 최적 보상 이득 알고리즘보다 유동적인 보상 이득 변화를 통해 DC링크 전압 리플을 효과적으로 줄일 수 있다. 기존의 방법보다 최적 보상 이득을 추적하는 시간이 줄어들어 갑작스런 부하 변동이나 이상 상황에 빠른 대응이 가능하다. 벅-타입 능동 전력 디커플링 회로는 전류 불연속 모드로 동작하며, 전류 지령치는 DC링크 전류의 1차 리플 성분에 전류 이득을 유동적으로 보상하여 생성하기 때문에 모든 구간에서 효과적으로 DC링크의 전압 리플을 줄일 수 있고 빠른 대응이 가능하다. 제안하는 가변 스텝을 적용한 최적 보상 알고리즘의 효과는 MATLAB-Simulink 시뮬레이션을 통해 검증하였다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.8 no.10
• /
• pp.1477-1483
• /
• 2013

This paper proposes a low-voltage current-mode integrator for a continuous-time current-mode baseband channel selection filter. The low-voltage current-mode linear cascode integrator is introduced to offer advantages of high current gain and improved unity-gain frequency. The proposed current-mode integrator has fully differential input and output structure consisting of CMOS complementary circuit. Additional cascode transistors which are operated in linear region are inserted for bias to achieve the low-voltage feature. Frequency range is also controllable by selecting proper bias voltage. From simulation results, it can be noticed that the implemented integrator achieves design specification such as low-voltage operation, current gain, and unity gain frequency.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.10 no.12
• /
• pp.3614-3621
• /
• 2009

In this paper, A CMOS low-voltage current mode integrator is designed. The designed current-mode integrator is based on linear cascode circuit that is newly proposed in this paper. When it is compared with gain(43.7dB) and unity gain frequency(15.2MHz) of the typical current-mirror type current-mode integrator, the proposed linear cascode current-mode integrator achieves high current gain(47.8dB) and unity gain frequency(27.8MHz). And a 5th Chebyshev current-mode filter with 7.03MHz cutoff frequency is designed. The designed all circuits are simulated by HSPICE using 1.8V-$0.18{\mu}m$ CMOS technology.

• Proceedings of the KIPE Conference
• /
• 2011.07a
• /
• pp.380-381
• /
• 2011

본 논문에서는 PFC 부스트 컨버터의 역률 및 고조파 왜율 개선을 위한 전류 제어기 이득 조정 기법을 제안한다. PFC단은 입력 전압의 변화에 따라 인덕터 전류의 크기가 달라져 부스트 인덕터의 인덕턴스가 변화하게 되어 전류 루프의 주파수 특성이 변화하게 된다. 이러한 현상으로 인한 전류 루프의 이득 변화를 분석하였다. 이를 기반으로 입력 전압에 따라 전류 제어기의 이득을 조정해 줌으로써, 충분한 위상마진을 확보함과 동시에 PF와 THD 성능을 개선한다. TI사의 TMS320F28027 MCU를 이용한 실험을 통해 제안된 기법의 유용성을 검증한다.

• Korean Journal of Optics and Photonics
• /
• v.11 no.3
• /
• pp.187-192
• /
• 2000

We analyze the parametric amplification by the nonlinear characteristics in a semiconductor laser using a perturbation theory and discuss its result. The parametric gain increases with increase of the pump modulation current. It is due to shift of the resonance frequency as the pump modulation current increases. However, it decreases with increase of the bias current and damping constant. Also, it needs phase matching between the pump modulation current and signal modulation current to maximize the parametric gain. The gain decreases for a large signal modulation current due to the saturation of the amplified power. power.

• Proceedings of the KIPE Conference
• /
• 2015.11a
• /
• pp.141-142
• /
• 2015

본 논문에서는 동기 좌표계 비례 적분(PI) 전류 제어기의 이득 산정에 따른 계통 외란 발생 시 제어기의 응답 특성을 연구하였다. PI 전류 제어기의 이득 선정 시 플랜트의 시정수와 적분기 시정수를 같게 설정하는 극점-영점 상쇄 기법을 사용하여 전류 제어 특성을 결정할 수 있다. 그러나 극점-영점 상쇄 기법을 통해 이득이 선정된 전류 제어기는 계통에 외란 발생시 제어기 응답 특성이 느려진다. 적분기 시정수를 샘플링 주기를 이용하여 선정한다면 계통 외란에 강인한 특성을 갖게 된다. 제안된 방법은 각각 선정된 적분기 시정수를 가지고 외란에 대한 주파수 응답 특성과 데드 타임이 추가된 계통연계형 인버터 시뮬레이션 결과를 비교 분석하여 제안된 적분기 시정 수 선정 방법이 외란에 더 강인함을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2008.10a
• /
• pp.202-205
• /
• 2008

본 논문은 이중여자 발전기를 사용하는 풍력발전기에서 안정적인 계통투입을 위한 계통연계 전 후 발전기의 인덕턴스 변화에 따른 전류제어기 이득 값 선정에 대하여 연구하였다. DFIG(Doubly Fed Induction Generator)방식을 이용하는 풍력발전기는 회전자 전류제어를 함으로써 고정자의 전압을 제어하고, 제어된 고정자 전압은 계통과 연결된다. 특히 회전자 전류제어기 성능은 LVRT(Low Voltage Ride Through)등 예상하지 않은 외란에 대하여 빠른 응답성을 필요로 한다. 그러나 발전기가 계통과 연계되는 순간 발전기의 내부 파라미터 값의 변동이 발생하며, 이는 계통 투입 전 발전기 파라미터에 근거한 RSC(Rotor Side Converter)측 전류제어기 이득 값에 영향을 미쳐, 전류제어가 불안정하게 하는 원인이 되거나, 전류제어 응답성을 낮추게 하는 요인이 된다. 따라서, 본 연구에서는 계통투입 전 후의 RSC측 전류제어기의 이득 값을 달리하여 안정적인 계통 투입이 가능하도록 하는 알고리즘을 시뮬레이션과 실험으로 증명하였다.

• Journal of the Institute of Electronics Engineers of Korea TE
• /
• v.37 no.5
• /
• pp.17-27
• /
• 2000

In a SCH(separate confinement heterostructure) QW(quantum well) laser, we calculated the optical gain, the differential gain and recombination current in the QW and derived the bulk carrier density in the SCH region as a function of the QW current by using the analytical capture escape model. Based upon above relations, we found the optical gain and the differential gain correspond to the ratios of carrier and current injected into the QW.