• 한국전자파학회논문지
• /
• 제28권8호
• /
• pp.610-618
• /
• 2017

본 논문에서는 868/915 MHz 대역의 CMOS ZigBee RF 송수신기를 설계, 제작하였다. 무스위치 정합 네트워크를 이용하여 외부 스위치를 사용하지 않아 저가격화 실현이 가능하게 하였고, 스위치의 삽입 손실을 없애 RF 수신기의 잡음지수와 송신기의 출력전력 대비 전력소모에 이득을 가져올 수 있었다. 수신기는 저잡음 증폭기와 믹서, 기저대역 아날로그 회로로 구성되었고, 송신기는 기저대역 아날로그 회로, 믹서, 드라이버 증폭기로 구성되었으며, 주파수 합성기는 정수분주기 구조이다. 제안된 ZigBee RF 송수신기는 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 단일칩 full transceiver 형태로 설계, 제작하었다. 측정 결과, 수신기의 최대 이득은 97.6 dB이고, 잡음지수는 6.8 dB이다. 수신 모드의 전류소모는 32 mA, 송신 모드의 전류소모는 33 mA이다.

• 한국전자파학회논문지
• /
• 제20권7호
• /
• pp.657-663
• /
• 2009

본 논문에서는 IR-UWB 통신에 적합한 저전력, 저복잡도의 CMOS RF 수신기를 제작하였다. 제안된 IR-UWB 수신기는 비교적 구조가 간단한 non-coherent demodulation 방식으로 설계, 제작되었다. 설계된 IR-UWB 수신기는 single-ended 2-stage LNA, S2D, envelop detector, VGA, comparator로 구성되어 있으며, 0.18 ${\mu}m$ CMOS 공정 기술을 이용하여 단일 칩으로 설계, 제작하였다. 측정 결과 data rate이 1 Mbps 일 때 BER값이 $10^{-3}$ 조건에서 sensitivity는 -80.8 dBm이다. 제작된 단일 칩 CMOS IR-UWB 수신기의 전류 소모는 전압이 1.8 V 일 때, 13 mA이며 23.4 nJ/bit 의 성능을 갖는다.

• 한국전자파학회논문지
• /
• 제19권9호
• /
• pp.1045-1050
• /
• 2008

본 논문에서는 IR-UWB 통신에 적합한 저 전력, 저복잡도의 CMOS RF 수신기를 제작하였다. 제안된 IR-UWB 수신기는 비교적 구조가 간단한 non-coherent demodulation 방식으로 설계, 제작되었다. 설계된 IR-UWB 수신기는 LNA, envelop detector, VGA, comparator로 구성되어 있으며, envelop detector, VGA, comparator는 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 단일 칩으로 설계, 제작하였다. 측정 결과 data rate이 1 Mbps일 때 sensitivity가 -70 dBm이며, 이때 BER은 $10^{-3}$의 값을 가진다. 외부의 LNA를 제외한 단일 칩 CMOS IR-UWB 수신기의 전류 소모는 전압이 1.8 V일 때 5 mA이다.

• 한국광학회지
• /
• 제8권6호
• /
• pp.500-505
• /
• 1997

광 수신기를 전자 논리 소자에 집적하기 위하여 발생되는 여러 문제점들을 개선하기 위하여 a-Si:H p-i-n 구조를 사용하여 CMOS IC위에 비정질 광 수신기를 제작하였다. 비정질 물질인 a-Si:H을 도입함으로써 PECVD와 같이 저온 공정을 진행하는 장비를 사용할 수 있도록 하여 이미 제작된 IC의 특성이나 구조 특히 금속 배선을 파괴하지 않으면서 집적할 수 있게 하였다. CMOS IC 위에 제작된 비정질 p-i-n 광 수신기는 양호한 순방향 전압 특성을 가지고 있었으며 누설 전류는 약 0.1$\mu\textrm{A}$ 정도, 항복 전압 -20V 이하의 특성을 보였다. 또한 레이저 다이오드 광 신호에 대한 광 수신기의 광 반응 특성을 실험하여 광 신호 검출을 조사함으로써 1V 이하의 작은 전압 스위칭을 통하여 광 검출의 On/Off를 제어할 수 있음을 관찰하였다. 이러한 특성을 이용하면 현재 광 도파로에서 빛 신호를 스위칭 하거나 modulation 할 때 발생하는 고전압 관련 문제점들을 해결할 수 있기 때문에 광 스위치로도 유용하게 이용될 수 있을 것으로 생각되며 나아가서는 광 interconnection에 매우 유용할 것으로 사료된다.

• 전자공학회논문지
• /
• 제52권12호
• /
• pp.67-73
• /
• 2015

본 논문에서는 근거리 위치 기반 시스템을 위한 3 - 5 GHz IR-UWB(impulse radio-ultra wide band) RFIC를 제안한다. 수신기의 구조는 에너지 검출 방식으로 설계되었고, 고속 sampling을 하기 위해서 4 bit ADC 와 DLL(delay locked loop) 을 이용하여 equivalent-time sampling 기술을 사용하도록 설계되었다. 송신기는 저전력의 디지털 UWB impulse generator 를 설계하였다. 설계된 IR-UWB RFIC 는 CMOS $0.18{\mu}m$ 공정을 이용하여 제작되었다. 측정된 수신기의 감도는 -85.7 dBm 이며, 송신기와 수신기는 1.8 V 전원 전압에서 각각 32 mA 와 25.5 mA 의 전류를 소모한다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.184-193
• /
• 2012

본 논문에서는 고속 직렬 링크에 사용할 수 있는 5비트 2.0GS/s 2-way time interleaved 파이프라인 ADC 기반의 수신기를 소개한다. 샘플링 주파수를 높이기 위해, ADC 각 단은 트랙킹과 증폭이 동시에 수행되는 전류 모드 구조를 사용하였다. 또한 ADC 각단에 1-tap FIR 등화기를 탑재하여 별도의 디지털 후처리 없이 채널의 ISI를 감소시켰다. 제안한 수신기는 110nm 공정을 사용하여 설계하였다. 메모리를 제외한 수신기는 $0.58{\times}0.42mm^2$의 크기를 갖고, 동작전압 1.2V에서 91mW의 전력을 소모한다. 시뮬레이션 결과 2.0GS/s 샘플링 주파수에서 20MHz의 입력 주파수와 Nyquist 주파수인 1.0GHz 입력신호에 대하여 동일하게 26.0dB의 SNDR과 4.0비트의 ENOB특성을 확보하였다.

• 한국산업정보학회논문지
• /
• 제19권4호
• /
• pp.17-24
• /
• 2014

본 논문에서 2개의 다른 특성을 갖는 FM 안테나들을 사용할 수 있도록 자동 변환 매칭 네트워크를 갖는 CMOS FM 수신기 프론트엔드 구조를 제안하였고 이를 65nm CMOS 공정을 이용하여 설계하였다. 제안된 FM 수신기는 높은 주파수 선택 특성을 갖는 임베디드 안테나를 사용 시 FM 전체 주파수 밴드에서 일정한 수신감도를 유지하기 위해서 저 잡음 증폭기의 입력 매칭 회로의 공진 주파수를 채널 주파수에 따라 가변이 가능하도록 구현하였다. 구현된 FM 프론트엔드의 시뮬레이션 결과는 약 38dB 전압이득, 2.5dB 이하의 잡음 지수 특성, -15.5dBm의 IIP3 선형성 특성을 보이고 1.8V 전원에 3.5mA 전류를 소모한다.

• 대한전자공학회논문지SD
• /
• 제47권2호
• /
• pp.100-105
• /
• 2010

본 논문에서는 Zero-Crossing 복조기에 적합한 88MHz에서 108MHz 대역 FM 라디오 수신기를 $0.5{\mu}m$ CMOS 공정을 이용하여 설계 및 제작하였다. 본 수신기는 Low-IF 구조를 기초로 설계되었으며, Low-Noise Amplifier (LNA), Down-Conversion Mixer, Phase locked loop (PLL), Low-pass filter (LPF), 비교기를 포함하는 RF/Analog 집적회로로 개발되었다. 측정결과 LNA와 Mixer를 포함하는 RF Block은 23.2dB의 변환 이득과 입력 PldB는 -14dBm였고 전체 잡음지수는 15 dB로 나타났다. IF단 LPF와 비교기를 포함하는 Analog Block은 89dB 이상의 전압 이득을 가지고, IC내부의 레지스터를 제어하여 600KHz에서 1.3MHz까지 100KHz 단위로 Passband 대역를 조절할 수 있도록 설계되었다. 설계된 수신기는 4.5V에서 동작하며, 전체 전류 소모는 15.3 mA로 68.85mW의 전력을 소모한다. 실험결과 성공적으로 FM 라디오 신호를 수신할 수 있었다.

• 한국항해항만학회지
• /
• 제40권6호
• /
• pp.385-390
• /
• 2016

eLoran은 측위, 항법, 시각 분야에서 요구 정확도에 따라 GPS의 대체 또는 백업시스템으로 사용될 수 있다. eLoran 송신국들은 UTC에 동기 되어 있으므로 TOA를 근거로 한 all-in-view 수신이 가능하여 높은 정확도의 시각 동기와 항법이 가능하다. 또한 LDC를 통해 송신국 및 dLoran 보정 정보 등을 방송함으로써 향상된 PNT를 제공한다. 본 논문에서는 eLoran을 이용한 정밀 시각비교 측정에 필수적인 eLoran 타이밍 수신기의 지연 시간에 관련된 것들을 측정하여 보정값으로 반영하는 기술을 제시하였다. 송신기 종단의 전류 결합기로부터 로란 신호를 추출하여 3 번째 사이클과 교차하는 지점에서 펄스를 생성하는 장치를 구성하고 그 펄스를 기준으로 지연 시간을 측정하는 장치를 구현하였다. 수신기 지연은 상용 eLoran 수신기와 능동형 자기장, 전기장 안테나와 수동형 루프 안테나를 사용하여 각각의 안테나를 연결하였을 때의 지연시간을 측정하였다. 이와 같은 방법으로 교정된 eLoran 타이밍 수신기를 공통시계 비교법에 이용하면 GNSS 이용 시각비교의 백업 시스템으로서 정밀한 시각비교가 필요한 분야에 활용할 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.671-674
• /
• 1998

본 논문에서는 최근 급격히 수요가 증대하고 있는 휴대용 단말기의 수신기 선단에 사용되는 저잡음 증폭기(LNA)를 0.6㎛ CMOS공정 파라미터를 사용하여 설계하였다. 설계된 LNA는 전원 전압 ±1.2v, 900㎒대에서 동작하는 전류 재사용방식의 적층 CMOS구조로서 시뮬레이션 결과 전력소모가 9.45㎽, 전력이득은 23.7dB, 선형지수 OIP3는 7.6dBm을 나타내어 저전력 저잡음 특성을 얻었다. 사용된 인덕터의 Q는 3.5이다.