• 전자공학회논문지SC
• /
• 제39권4호
• /
• pp.16-24
• /
• 2002

본 논문에서는 높은 해상도와 고속 신호 샘플링을 위해 병합 캐패시터 스위칭(merged-capacitor switching：MCS) 기법을 적용한 10b 120 MSample/s CMOS 파이프라인 A/D 변환기(analog-to- digital converter：ADC) 회로를 제안한다. 제안하는 ADC의 전체 구조는 응용되는 시스템의 속도, 해상도 및 면적 등의 사양을 고려하여 다단 파이프라인 구조를 사용하였고, MDAC(multiplying digital-to- analog converter)의 캐패시터 수를 50 %로 줄임으로써 해상도와 동작 속도를 동시에 크게 향상시킬 수 있는 MCS 기법을 적용하였다. 제안하는 ADC는 0.25 um double-poly five-metal n-well CMOS 공정을 이용하여 설계 및 제작되었고, 시제품 ADC의 DNL(differential nonlinearity)과 INL(integral nonlinearity)은 각각 ${\pm}$0.40 LSB, ${\pm}$0.48 LSB 수준을 보여준다. 100 MHz와 120 MHz 샘플링 주파수에서 각각 58 dB와 53 dB의 SNDR(signal-to-noise-and-distortion ratio)을 얻을 수 있었고, 100 MHz 샘플링 주파수에서 입력 주파수가 나이퀴스트(Nyquist) 입력인 50 MHz까지 증가하는 동안 54 dB 이상의 SNDR과 68 dB 이상의 SFDR(spurious-free dynamic range)을 유지하였다. 입출력단의 패드를 제외한 칩 면적은 3.6 $mm^2$(＝ 1.8 mm ${\times}$ 2.0 mm)이며, 최대 동작 주파수인 120 MHz 클럭에서 측정된 전력 소모는 208 mW이다.

• 대한전자공학회논문지TC
• /
• 제41권1호
• /
• pp.13-22
• /
• 2004

논문은 W-CDMA 고속 다운링크 패킷접속(HSDPA: high-speed downlink packet access) 시스템에서 다중경로 간섭성분에 대해 직렬간섭제거(SIC successive interference cancellation) 알고리즘을 적용하여 오류율 성능을 유도하고 수치해석으로 성능을 분석한 것이다. 성능분석 결과에 의하면, 다중경로수가 증가함에 따라 오류율 성능이 급격하게 포화됨을 알 수 있었고, 확산이득(PG)이 증가할수록 성능향상이 매우 커짐을 확인하였다. 두개의 다중경로와 평균 오류율 $1.0{\times}10^{-3}$에서 확산이득 PG=64와 128의 경우 기존 검출방식에 비해 직렬간섭제거 성능이 각각 7dB와 1.4dB이상 우수함을 보였다. 파일럿 채널과 데이터 채널들에 할당하는 가중치가 '1'에 가까울수록 오류율 성능이 포화됨을 알 수 있었다. 그리고 다중코드수(K)가 증가할수록 다중경로수에 비례한 간섭전력 증가로 인해 성능저하가 커졌다. 또한 상대적으로 뒤에 도달한 다중경로의 페이딩 채널이득이 적을수록 성능이 향상됨을 알 수 있었다 이상과 같은 성능분석 결과에 따르면 고속전송을 위한 다중코드, 낮은 처리이득 및 채널 페이딩 등의 환경에서 성능향상을 위해서는 다중경로 간섭제거가 필수적임을 알 수 있었다.

• Spatial Information Research
• /
• 제20권6호
• /
• pp.109-118
• /
• 2012

최근 도시 발전 및 팽창에 따른 도시 기반시설물의 증가와 이에 따른 관리체계의 복잡 다양화로 인해 이를 유지 관리하기 위한 비용과 노력이 급격히 증가하고 있다. 이러한 도시 기반시설물들은 국민의 생활과 직결되는 중요한 국가보호기반 시설물로서 도로, 상 하수시설, 통신, 전력, 송유, 난방열관로 등이 있으며 지속적이고 체계적인 관리가 필요한 실정이다. 이에 따라 본 연구에서는 도시기반시설물 중 서울시 상수도 사업본부에서 관리하고 있는 상수시설물인 배수지를 대상으로 3D 기반의 GIS 기술을 도입함으로써 업무효율성 향상, 비용절감, 시간절약 등의 측면에서 효율적인 관리방안을 제시하였다. 이를 위해 서울시 상수도사업본부 및 8개 사업소의 담당자를 대상으로 설문을 실시하여 3D GIS를 활용한 관리체계의 도입이 업무효율성에 미치는 영향에 대하여 분석하는 방법으로 연구를 수행하였다. 그 결과, 3차원 공간정보 활용체계의 도입을 통해 업무효율성부분에서 90.32%의 효율성 향상, 관리비용부분에서 93.55% 비용절감 그리고 업무소요시간부분에서는 91.61%의 시간 절약효과를 확인할 수 있었다. 이를 통해 향후 사회기반시설 관리에 3차원 공간정보를 활용할 경우 지속적인 자료 관리를 통한 다양한 통계정보 및 사례분석 등 행정업무의 의사 결정 지원에 기초자료로 활용이 가능할 것으로 판단되며, 입력 자료 누락 등과 같은 관리체계 개선을 통한 업무효율성 향상에 기여할 것으로 판단된다.

• 해양환경안전학회지
• /
• 제24권6호
• /
• pp.662-669
• /
• 2018

최근 제주도를 비롯한 도서지역의 전력 사용량 증가 및 해상풍력 발전단지 개발 등으로 인해 해저 동력케이블의 신규 설치가 검토되고 있다. 해저에 설치되는 동력케이블의 보호를 위해서는 선박의 투묘, 주묘, 어로 작업 등에 대한 특성을 기반으로 매설 깊이를 산출해야 한다. 그러나 우리나라는 아직까지 해저 동력케이블 보호를 위한 대상 선박의 규모와 관련된 설계기준이 전무한 실정이다. 본 연구에서는 해저 동력케이블과 유사한 국내 해저배관의 보호를 위한 설계기준을 분석하고, 동력케이블의 설치 환경을 고려한 긴급 투묘의 형태별 분류를 토대로 위험도 매트릭스 모델을 개발하여 보호 대상 선박의 규모를 해당 해역을 통항하는 선박의 크기별 누적함수 규모에 따라 설계하였다. 해저 동력케이블 보호 기준에는 설치 해역의 수심과 조류 등의 환경 조건, 투묘와 주묘 등과 같은 해양사고 조건 등을 연계하였고, 선박의 운항 환경을 항계, 연안해역과 근해해역으로 구분하여 동력케이블의 구체적인 보호 대상 선박의 규모를 검토하였다. 대상 선박의 규모 결정에 대한 적정성 및 유용성 차원에서 완도에서 제주구간에 신설 예정인 제3호 해저 동력케이블에 적용하여 검증하였다. 이러한 해저 동력케이블과 해저배관 등의 보호를 위한 대상 선박의 선정 기준은 향후 매설깊이 설정에 따른 앵커 중량 선정은 물론 해저케이블 물리적 보호시스템 개발에도 활용될 것으로 기대된다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.80-87
• /
• 2013

저가, 광대역, 그리고 넓은 이득 제어 범위를 갖는 전자 계측 시스템을 실현하기 위한 정극성 전류 컨베이어(positive polarity current-conveyor : CCII+)를 사용한 새로운 계측 증폭기(instrumentation amplifier : IA)를 설계하였다. 이 IA는 두 개의 CCII+, 세 개의 저항 그리고 한 개의 연산 증폭기(operational amplifier : op-amp)로 구성된다. 동작 원리는 두 입력 전압의 차가 전압 및 전류 폴로워(follower) 사용되는 두 개의 CCII+에 의해 각각 동일한 전류로 변환되고 이 전류는 op-amp의 (+)단자의 저항기와 귀환 저항기를 통과시켜 출력 전압을 구하는 것이다. IA의 동작 원리를 확인하기 위해 AB급 CCII+를 설계하였고 상용 op-amp LF356을 사용하여 IA를 구현하였다. 시뮬레이션 결과 CCII+를 사용한 전압 폴로워는 ${\pm}$4V의 선형범위에서 0.21mV의 오프셋 전압을 갖고 있었다. IA는 1개의 저항기의 저항값 변화로 -20dB~+60dB의 이득을 갖고 있으며, 60dB에 대한 -3dB 주파수는 400kHz이였다. 제안한 IA의 외부의 저항기의 정합이 필요 없고 다른 저항기로 오프셋을 조절할 수 있는 장점을 갖고 있다. 소비전력은 ${\pm}$5V 공급전압에서 130mW이였다.

• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.51-55
• /
• 2006

[ $Alq_3$ ]-C545T 형광 시스템을 이용하여 녹색 발광 고성능 OLED를 제작하고 그 특성을 평가하였다. 소자 제작에서 ITO(Indium Tin Oxide)/glass 위에 정공 주입층으로 2-TNATA [4,4',4'-tris(2-naphthyl-phenyl-phenylamino)-triphenylamine]를, 정공수송층으로 NPB [N,N-bis(1-naphthyl)- N,N'-diphenyl-1,1'-biphenyl-4,4-diamine]를 진공 증착하였다. 녹색 발광층으로는 $Ahq_3$를 호스트로, 545T [10-(2-benzo-thiazolyl)-1,1,7,7-tetramethyl-2,3,6,7-tetrahydro-1H,5H,11H-[1]/benzopyrano[6,7,8-ij]-quinolizin-11-one]를 도펀트로 사용하였다. 또한, 전자 수송층으로는 $Alq_3$를 전자 주입층으로는 LiF를 사용하여 ITO/2-TNATA/NPB/$Alq_3$:C-545T/$Alq_3$/LiF/Al 구조의 저분자 OLED를 제작하였다. 본 실험에서 제작된 녹색 OLED는 521 nm의 중심 발광 파장을 가지며, CIE(0.29, 0.65)의 색순도, 그리고 12V의 동작전압에서 7.3 lm/W의 최대 전력효율을 나타내었다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.54-62
• /
• 2015

낸드 플래시 기반의 SSD (Solid-State Drive)는 HDD (Hard Disk Drive) 대비 월등한 성능에도 불구하고 쓰기 회수 제한이라는 태생적 단점을 가지고 있다. 이로 인해 SSD의 수명은 워크로드에 의해 결정되어 SSD의 기술 변화 추세인 SLC (Single Level Cell) 에서 MLC (Multi Level Cell) 로의 전환, MLC에서 TLC (Triple Level Cell) 로의 전환에 있어 큰 도전이 될 수 있다. 기존 연구들은 주로 wear-leveling 또는 하드웨어 아키텍처 측면에서 SSD의 수명 개선을 다루었으나, 본 논문에서는 호스트가 요청한 쓰기에 대해 SSD가 낸드플래시 메모리를 통해 처리하는 수명관점의 효율성을 대변하는 WAF (Write Amplification Factor) 관점에서 Host I/O 스택 중 파일 시스템, I/O 스케줄러, 링크 전력에 대해 JEDEC 엔터프라이즈 워크로드를 이용해 I/O 스택 최적 구성에 대해 실험적 분석을 수행하였다. WAF는 SSD의 FTL의 효율성을 측정하는 지표로 수명관점에서 가장 객관적으로 사용한다. I/O 스택에 대한 수명 관점의 최적 구성은 MinPower-Dead-XFS로 최대 성능 조합인 MaxPower-Cfq-Ext4에 비해 성능은 13% 감소하였지만 수명은 2.6 배 연장됨을 확인하였다. 이는 I/O 스택의 최적화 구성에 있어, SSD 성능 관점뿐만 아니라 수명 관점의 고려에 대한 유의미를 입증한다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.118-124
• /
• 2008

디지털 비디오 방송표준(DVB-S2)은 순방향 에러 코딩방법으로 BCH와 LDPC을 연결한 시스템을 내부코딩으로 사용한다. DVB-S2에서 LDPC 코드는 11개의 서로 다른 부호화 율을 정의하고 있기 때문에, DVB-S2 LDPC 복호기는 다양한 부호화 율을 지원해야 한다. 11개의 부호화 율 중에서 7가지(3/5, 2/3, 3/4, 4/5, 5/6, 8/9, 9/10)는 균일한 부호화 율이고, 나머지 4가지(1/4, 1/3, 2/5, 1/2)는 비균일 부호화 율이다. 본 논문에서는 균일한 LDPC 코드를 위한 유연한 복호기를 제시한다. 제안된 복호기는 칩의 면적, 메모리의 효율, 처리속도 등에서 많은 장점을 갖는 반 병렬 복호 구조와 변수노드와 체크노드의 내부 연결선을 줄이고 다양한 부호화 율을 지원할 수 있도록 Benes 네트워크를 결합하여 블록크기가 64,800까지 사용가능하도록 설계하였다. 제안하는 복호기는 200MHz에서 193.2MbPs의 처리속도를 갖으며, 면적은 $16.261m^2$이고, 전력은 공급전압이 1.5V에서 198mW의 소모를 보인다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.7-14
• /
• 2008

본 논문에서는 $1.0{\mu}m$ BCD 650V 공정을 이용하여 향상된 잡음 내성과 높은 전류 구동 능력을 갖는 고전압 구동 IC를 설계하였다. 설계된 고전압 구동 IC는 500kHz의 고속 동작이 가능하고, 입력 전압의 범위가 최대 650V이다. 설계된 IC에 내장된 상단 레벨 쉬프터는 잡음 보호회로와 슈미트 트리거를 포함하고 있으며 최대 50V/ns의 높은 dv/dt 잡음 내성을 가지고 있다. 또한 설계된 숏-펄스 생성회로가 있는 상단 레벨 쉬프터의 전력 소모는 기존 회로 대비 40% 이상 감소하였다. 이외에도 상 하단 파워 스위치의 동시 도통을 방지하는 보호회로와 구동부의 전원 전압을 감지하는 UVLO(Under Voltage Lock-Out) 회로를 내장하여 시스템의 안정도를 향상시켰다. 설계된 고전압 구동 IC의 특성 검증에는 Cadence사의 spectre 및 PSpice를 이용하였다.

• 한국전자파학회논문지
• /
• 제8권2호
• /
• pp.151-160
• /
• 1997

본 논문에서는 억압 파일롯트를 이용하여 복소 지연 프로파일을 추정, 코히어런트 Rake 다이버시티 합성을 실현하는 동시에 얻어진 지연 프로파일의 극대점을 찾아 칩동기를 행하는 DS /CDMA 방식의 성능평가를 이동위성 채널에서 해보았다. 이를 위해 shadowed Rician 페이딩 시뮬레이터를 구성하여 그 포락선 변동특성을 조사 하였고 이론적인 오율해석을 병행하였다. 그 결과로서 Heavy shadowing인 경우 그 포락선 변동은 지상이동 통신채널의 Rayleigh 페이딩의 완만한 주기적 변동에 비해 랜덤한 특성을 가져 심각한 데이터 오류를 가져 오리라 예상할 수 있다. 또한 이론적 오율해석으로부터 DS /CDMA방식은 협대역 QPSK 방식에 비해 Average shadowing하에서 약 10 dB이상 개선되었다. 그리고 억압 파일롯트 채널을 이용한 DS /CDMA 방식은 이동위성 채널에서 파일롯트 채널대 송선전력비, $\beta$=-8dB, 복소지연 프로파일수 $N_{profile}$=32 일때 오율성능변에서 최적점을 나타내며, 이값을 이용했을 때 Light shadowing하의 오율특성은 이상적인 QPSK 오율특성과 같은 결과를 얻을 수 있었다.