• Journal of the Korean Society for Precision Engineering
• /
• v.30 no.2
• /
• pp.148-153
• /
• 2013

This study demonstrates a novel hybrid surface polishing process combining non-traditional electrochemical polishing(ECP) with external artificial ultrasonic vibration. ECP, typical noncontact surface polishing process, has been used to improve surface quality without leaving any mechanical scratch marks formed by previous mechanical processes, which can polish work material by electrochemical dissolution between two electrodes surfaces. This research suggests vibration electrochemical polishing(VECP) assisted by ultrasonic vibration for enhancing electrochemical reaction and surface quality compared to the conventional ECP. The localized roughness of work material is measured by atomic force microscopy(AFM) for detailed information on surface. Besides roughness, overall surface quality, material removal rate(MRR), and productivity etc. are compared with conventional ECP.

• Proceedings of the Korean Fiber Society Conference
• /
• 2003.10b
• /
• pp.221-222
• /
• 2003

전도성 고분자(conductive polymer)는 범용 고분자에 비해 우수한 전기적 특성을 지니는 반면, 가공이 난이하다는 단점을 가진다. 이러한 전도성 고분자의 최대 단점인 가공성의 개선을 위한 방법으로는 새로운 전도성 고분자를 합성해 내거나 화학적 개질인 공중합(copolymerizaon)이 가능하고, 물리적인 접근법으로 블렌드와 복합재료화가 가능하다. 일반적으로 널리 쓰이는 것은 블렌드와 복합재료화를 통한 물리적 접근법인데 이는 기존의 물성을 그대로 가지면서도 제조가 비교적 용이하기 때문이다. (중략)

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2010.11a
• /
• pp.405-406
• /
• 2010

• Ceramist
• /
• v.7 no.3
• /
• pp.48-54
• /
• 2004

반도체 집적화 공정 기술을 바탕으로 기계적 구조물(Micromachined mechanical structure)구현을 가능하게 한 Microelectromechanical systems (MEMS) 기술은 최근 들어 새로운 연구분야로서 크게 각광받고 있다. 이러한 MEMS 기술은 자동차, 산업, 의공학, 정보과학 등에 폭넓게 응용되고 있으며 실리콘 가공 기술 및 미세전기소자 (Microelectronics) 기술이 융합되어 전기$.$기계적인 미세소자를 제작하는데 널리 이용되고 있다. (중략)

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2010.11a
• /
• pp.139-140
• /
• 2010

• The Transactions of the Korean Institute of Electrical Engineers C
• /
• v.53 no.9
• /
• pp.488-493
• /
• 2004

In this paper, we present the fabrication of copper electrode array and test of electrochemical discharge machining(ECDM) for glass machining. An array of 72 Cu electrodes is used to machine Borofloat33 glass. The height and diameter of a Cu electrode are 400 $\mu\textrm{m}$ and 100 $\mu\textrm{m}$ respectively. It is fabricated by ICP-RIE, Au-Au thermo-compression bonding, and copper electroplating. Borofloat33 glass is machined by the fabricated copper electrode array in 60 seconds at 55 V. The surface roughness of the machined glass is measured and the machined glass is anodically bonded with silicon.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.141-141
• /
• 2009

Blue light-emitting diodes (LEDs), violet laser diodes 같은 광전소자들은 질화물 c-plane 기판위에 소자로 응용되어 이미 상품화 되어 왔다. 그러나 2족-질화물 재료들은 wurtzite 구조를 가지므로 c-plane에 평행한 자연적인 극성을 띌 뿐만 아니라 결정 내부 stress로 인한 압전현상 또한 나타나 큰 내부 전기장을 형성하게 된다. 이렇게 생성된 내부 전기장은 전자와 홀의 재결합 효율을 감소시키고 소자 응용 시 red-shift의 원인이 되곤 한다. 따라서 최근 들어 m-plane(1-100), a-plane (11-20)같은 무극성을 뛰는 기판 위에 소자를 만드는 방법이 각광을 받고 있는 추세다. 그러나 무극성 기판을 소자에 응용 시 Chemical Mechanical Planarization (CMP)에 의한 가공은 반도체 기판으로써 이용하기 위한 필수 불가결의 공정이다. c면(0001) SiC wafer에 대한 연구는 현재 많이 발표가 되어 있으나 무극성면 SiC wafer에 대한 CMP 공정에 대한 연구사례는 없는 실정이다. 본 연구에서는 C면 (0001)으로 성장된 잉곳을 a면(11-20)과 m(1-100)면으로 절단 후, slurry type (KOH-based colloidal silica slurry, NaOCl), 산화제, 연마제등을 변화하여 CMP 공정을 거침으로서 일어나는 기계 화학적 가공 양상에 대하여 알아보았다. 그 후 표면 형상 분석 하기위해 Atomic Force Microscope(AFM)을 사용하였고, 표면 스크레치를 SEM을 이용해서 알아보았다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.81-81
• /
• 2009

반도체 산업의 중심 소재인 실리콘(Si)은 사용 목적과 환경에 따라 물성적 한계가 표출되기 시작했다. 그래서 각각의 목적에 맞는 재료의 개발이 필요하다는 것을 인식하게 되었다. SiC wafer는 큰 band gap energy와 고온 안정성, 캐리어의 높은 드리프트 속도 그리고 p-n 접합이 용이하다. 또한 소재 자체가 화학적으로 안정하고 $500\sim600^{\circ}C$에서 소자 제조 시 고온공정이 가능하며, 실리콘이나 GaAs에 비해 고출력을 낼 수 있는 재료이다. 반도체 소자로 이용하기 위한 wafer 가공 공정에 있어 물리적 힘에 의한 stress를 많이 받아 wafer가 휘는 현상이 생긴다. 반도체 소자의 기본이 되는 wafer가 휨 현상을 일으키면 wafer 위에 소자가 올라갈 경우 소자의 불균일성 때문에 반도체의 물성에 나쁜 영향을 미치게 된다. 그래서 반도체 소자의 기본이 되는 wafer의 휨 현상 개선이 중요하다. 본 연구에서는 산화로에서 Ar 분위기에서 압력 760torr, 온도 $1100^{\circ}C$ 부근에서의 조건으로 진행을 하여 wafer의 Flatness Tester(FT-900, NIDEK) 장비로 SORI, BOW, GBIR 값의 변화에 초점을 맞추었다. SiC 단결정을 sawing후 가공 전 wafer를 열처리하여 가공을 진행하는 것과 열처리 하지 않은 wafer의 SORI, BOW, GBIR 값 비교, 그리고 lapping, grinding, polishing 등의 가공 진행 중간 중간에 열처리를 하여 진행하는 것과 가공 진행 중간 중간에 열처리를 하지 않고 진행한 wafer의 SORI, BOW, GBIR 값의 비교를 통해 wafer의 휨 현상 개성에 관해 알아본다.

• Proceedings of the Korean Society of Dyers and Finishers Conference
• /
• 2003.04a
• /
• pp.203-207
• /
• 2003

현재 전국의 염색폐수 발생업체가 약 1,500여개로서 전체 폐수 배출업체의 4%를 차지하지만 폐수 방류량은 하루 55만톤으로 전체 폐수 방류량의 21%를 차지하고 있는 실정으로 이러한 염색 폐수의 처리에 있어서 기존의 폐수 처리방법에 의한 비용이 약 10-20만원/톤 소요되고 있다. 따라서 처리비용을 감소시키면서 보다 높은 처리 방법의 개발이 절실히 요구되어지고 있다. (중략)

• Proceedings of the Korean Institute of Industrial Safety Conference
• /
• 2003.10a
• /
• pp.351-354
• /
• 2003

최근 안전 분야에서 기능성 고분자 재료의 응용분야로서 첨단 전기전도성 고분자복합재료를 이용한 섬유상, 구형, flake 등 각종 형상의 금속, 흑연, carbon black, whisker 등의 전도성 filler를 고분자 matrix에 혼입하여 전도성 고분자를 성형가공하여 복합성형체를 제조하고 electrical hazard를 감소시키기 위한 정전기방지효과, 자기발열체, 전자기파 차폐효과 등의 특성을 나타내는 고분자 성형체상으로 가공된 소재로 화학공장, 산업설비, 각종 제조설비의 제조 공정용 제어, 과전류차단 및 외부 전자기파에 의해 발생되는 이상작동 등을 방지하는 안전시스템 소재용으로서 다양하게 사용되고 있다.(중략)