• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.33 no.11
• /
• pp.33-40
• /
• 2005

The reliability of flight control system(FCS) for Unmanned Air Vehicle(UAV) is underestimated because of the design restrictions such as small size, low cost and light weight. However because the failure of FCS may cause the loss of aircraft, the reliability of FCS must be analysed and validated whether it meet the reliability requirements in design phase.In this paper the failure rate of subsystems was divided with its function based on the design experience of FCS. The redundancy models which satisfy the system reliability requirements were suggested. These results may be utilized in the hardware design of FCS.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10d
• /
• pp.255-260
• /
• 2007

무선통신과 하드웨어 기술의 발전에 의해 센서 네트워크에 사용되는 센서 노드의 성능은 점차 향상되어 가고 있다. 분만 아니라 최근에는 CMOS 이미지 센서 기술의 발전에 의해 센서 네트워크에 멀티미디어 데이터를 활용한 멀티미디어 센서 네트워크 연구가 활발히 진행 되고 있다. CMOS 이미지 센서는 기존의 CCD에 비해 저가격으로 생산이 가능하고 저전력의 특징을 가진다. 이러한 CMOS 이미지 센서를 활용한 멀티미디어 센서 네트워크는 기존의 센서 네트워크를 이용한 화재강시, 방법 시스템 등의 어플리케이션에 영상 데이터를 제공함으로써 보다 신뢰성있는 정보를 제공할 수 있다. 본 논문에서는 CMOS 이미지 센서를 이용한 이미지 센서 모듈과 이를 활용한 멀티미디어 센서네트워크를 설계 및 구현한다. 구현된 멀티미디어 센서 네트워크를 통해 이미지 데이터 수집을 테스트하고 그 성능을 분석한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.1C
• /
• pp.149-156
• /
• 2004

In this paper, novel power-aware motion estimation is proposed for low-power multimedia communication. In the video compression, motion estimation dominates the total power consumption, where better performance usually requires more power consumption. Among several motion estimation algorithms with different performance and power, the proposed motion estimation adaptively selects the optimal algorithm during run-time, considering the trade-off between performance and power. The proposed motion estimation can be easily applied to various motion estimation algorithms with negligible computation or hardware overhead. According to simulation results, the proposed motion estimation reduces the power consumption to 1/15.7~1/5.6 without performance degradation, when compared to the conventional algorithms.

• Korean Journal of Optics and Photonics
• /
• v.15 no.6
• /
• pp.539-546
• /
• 2004

An improved low coherence interferometer system and a new analysis method for the accurate measurement of the optical path difference error of an AWG (Arrayed-Waveguide Grating) are described. The use of software simplifies the experimental setup by eliminating the hardware (clock generator). In addition, the actual distances between the peak positions of the adjacent interference signals are calculated using interpolation methods. The wavelength transmission characteristics of the AWG are calculated assuming the measured phase errors. The calculated AWG characteristic is quite similar to the actual measurement result, confirming accuracy of the proposed measurement setup.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04a
• /
• pp.107-109
• /
• 2000

컴퓨터 하드웨어의 빠른 개발 주기에 맞춰 저 가격, 고 효율성, 높은 신뢰성, 호환성 등의 장점을 가진 PC가 현대의 컴퓨터 흐름을 주도하게 되었다. 이에, 산업분야 전반에 걸친 컴퓨터 증가는 많은 발전과 변화를 가져왔다. 특히, 자동화 시스템분야에서 그 효과가 두드러졌는데 이는 고 가격, 긴 개발기간 등을 필요로 했던 과거와 달리 저 가격, 짧은 개발기간, 다양한 개발환경 등을 이룰 수 있었다. 또한, 생산량 증가에만 의존하던 과거의 자동화 시스템은 현대에 이르러 시스템의 최적화, 효율의 극대화, 시스템의 안정성, 운용의 편리성, 호환성 등의 개념들이 도입되고 있다. 특히, 시스템의 생산성을 높이려는 노력도 많이 이루어지고 개발되었는데, 이를 위해서 시스템의 효율성은 그 기준이 되는 필수적인 요소가 되었다. 자동화 시스템에서 효율성을 평가하는 기법은 여러 가지가 있다. 그중 생산성과 직접 관계되는 효율 데이터는 UPEH(Unit per hour)를 들 수 있다. 따라서, 본 논문에서는 이러한 효율성에 관련하여 그 기준이 되는 생산 데이터에 대한 시스템 효율성을 자동으로 산출하며, 이를 사용자에게 제공함으로써 보다 정량화되고 객관적인 평가 자료가 되도록 하였다. 본 논문이 적용된 자동화 시스템은 제어부 시스템과 GUI 시스템으로 나뉘어지는데 효율 데이터의 산출 및 관리는 GUI 시스템에서 담당하였다. 또한, 이를 위하여 Windows 98 운영체제를 사용하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04a
• /
• pp.193-195
• /
• 2000

컴퓨터 하드웨어의 빠른 개발 주기에 맞춰 저 가격, 고 효율성, 높은 신뢰성, 호환성 등의 장점을 가진 PC가 현대의 컴퓨터 흐름을 주도하게 되었다. 이에, 산업분야 전반에 걸친 컴퓨터 적용이 증가는 많은 발전과 변화를 가져왔다. 특히, 자동화 시스템분야에서 그 효과가 두드러졌는데 이는 고 가격, 긴 개발기간 등을 필요로 했던 과거와 달리 저 가격, 짧은 개발기간, 다양한 개발환경 등을 이룰 수 있었다. 또한, 생산량 증가에만 의존하던 과거의 자동화 시스템은 현대에 이르러 시스템의 최적화, 효율의 극대화, 시스템의 안정성, 운용의 편리성, 호환성 등의 개념들이 도입되고 있다. 특히, 시스템의 생산성을 높이려는 노력도 많이 이루어지고 개발되었는데, 이를 위해서 시스템의 효율성은 그 기준이 되는 필수적인 요소가 되었다. 자동화 시스템에서 효율성을 평가하는 기법을 여러 가지가 있다. 그중 생산성과 직접 관계되는 효율 데이터는 UPEH(Unit per hour)를 들 수 있다. 따라서, 본 논문에서는 이러한 효율성에 관련하여 그 기준이 되는 생산 데이터에 대한 시스템 효율성을 자동으로 산출하며, 이를 사용자에게 제공함으로써 보다 정량화 되고 객관적인 평가 자료가 되도록 하였다. 본 논문이 적용된 자동화 시스템은 제어부 시스템과 GUI 시스템으로 나뉘어지는데 효율 데이터의 산출 및 관리는 GUI 시스템에서 담당하였다. 또한, 이를 위하여 Windows 98 운영체제를 사용하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2007.06a
• /
• pp.179-183
• /
• 2007

This paper is to implement a low power frequency Shift Keying(FSK) receiver using Xilinx System Generator. The receiver incorporates a 16 point Fast Fourier Transform(FFT) for symbol detection. The design units of the receiver are digital designs for better efficiency and reliability. The receiver functions on one bit data processing and supports data rates 10kbps. In addition CORDIC algorithm is used for avoiding complex multiplications while computing FFT, multiplication of twiddle factor is substituted by rotators. The design and simulation of the receiver is carried out in Simulink, then the simulink model is translated to a hardware model to implement FPGA using Xilinx System Generator and to verify performance.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.10a
• /
• pp.719-721
• /
• 2013

A thinning stage of fingerprint algorithm occupies 39% cycle of microprocessor system for identification processing of image from fingerprint sensor. Hardware block processing is more effective than software one in speed and power consumption, because a thinning algorithm is iteration of simple instructions without a transcendental function. This paper describes an effective hardware scheme for thinning stage processing using Verilog-HDL in $64{\times}64$ Pixel Array. The hardware scheme is designed and simulated in RTL. The logic is also synthesized by XST in FPGA environment and tested. Experimental results show the performance of the proposed scheme and possibility of application for a soft microprocessor and thinning processor embedded fingerprint SoC.

• Journal of the Institute of Electronics Engineers of Korea CI
• /
• v.43 no.5 s.311
• /
• pp.1-7
• /
• 2006

This paper presents experimental instruction-level current consumption model for low power microcontroller ATmega128. The accessibility of instruction for internal memory decides power consumption of the microcontroller as much as 17% of difference between access instruction and non-access instruction. The power consumption for the given program will be increased in the proportional to the ratio of memory access instruction and lower level memory access in the hierarchy. Throughout the current consumption model, the power consumption can be predicted and optimized in the direction of reducing the frequency memory access. Also, the various optimization methods are introduced in terms of software and hardware viewpoints.

• Journal of the Institute of Electronics Engineers of Korea CI
• /
• v.43 no.2 s.308
• /
• pp.12-20
• /
• 2006

In scheduling of real-time tasks, the required hardware performance for a given set of tasks is determined based on the worst case execution time. For soft real-time tasks as multimedia applications, a lower performance hardware can service the tasks. Since the execution time of a task can vary in time, we can reclaim the slacks of early completed tasks for those of longer than average execution times. Then, the average ratio of deadline-miss can be lowered. This paper presents an algorithm, Aggressive Slack Reclamation (ASR), that tasks share slacks aggressively. A simulation result shows that ASR enhances the deadline-miss ratio and number of context switches than previous results.