FPGA Implementation of a BFSK Receiver for Space Communication Using CORDIC Algorithm

CORDIC 알고리즘을 이용한 우주 통신용 BFSK 수신기의 FPGA 구현

This paper is to implement a low power frequency Shift Keying(FSK) receiver using Xilinx System Generator. The receiver incorporates a 16 point Fast Fourier Transform(FFT) for symbol detection. The design units of the receiver are digital designs for better efficiency and reliability. The receiver functions on one bit data processing and supports data rates 10kbps. In addition CORDIC algorithm is used for avoiding complex multiplications while computing FFT, multiplication of twiddle factor is substituted by rotators. The design and simulation of the receiver is carried out in Simulink, then the simulink model is translated to a hardware model to implement FPGA using Xilinx System Generator and to verify performance.

본 논문은 Xilinx의 System Generator를 이용하여 저전력용 FSK 수신기를 구현하기 위한 논문이다. 심볼을 검출하기 위해서 16점 FFT를 사용하며, 저전력 효율을 증대하고 신뢰성을 높이기 위해 디지털로 설계한다. 수신기는 1 비트 데이터 처리를 하며 데이터 속도는 10kbps이다. 또한 FFT를 계산할 때 복소 승산을 피하기 위해 CORDIC 알고리듬을 사용하였으며 회전인자에 의한 승산을 회전기로 대체하였다. 수신기의 설계와 시뮬레이션은 먼저 Simulink로 수행하고, FPGA를 구현하기 위해 Xilinx의 System Generator를 사용하여 하드웨어 모델로 변환되며 성능이 확인된다.