• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.125-136
• /
• 2009

본 논문에서는 MB-OFDM 초광대역 시스템을 위한 높은 속도와 저복잡도를 갖는 2-비트 레벨 파이프라인 비터비 디코더를 소개한다. 가산-비교-선택 유닛(ACSU)은 비터비 복호기의 주요 병목지점으로서, 임계경로를 줄이는 2-step look-ahead 기법에 기반을 둔 2-비트 레벨 파이프라인 MSB-first ACSU 유닛에 대해 제안한다. 제안하는 ACSU 구조는 1.8V의 공급 전압에서 동작하는 $0.18-{\mu}m$ CMOS 공정을 이용하여 구현하였다. ACSU유닛은 870MHz의 클록 주파수에서 동작하며, 1.7Gb/s 의 데이터 처리율을 가진다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권1_2호
• /
• pp.112-117
• /
• 2004

본 논문에서는 유한 체 $GF(2^m)$상에서 셀룰라 오토마타 (Cellular Automata)의 구조에 적합한 곱셈기 구조를 제안한다. 제안된 LSB 우선 곱셈 구조는 AOP(All One Polynomial)를 기약 다항식으로 사용하며, m＋1의 지연시간과 $ 1-D_{AND}＋1-D{XOR}$의 임계경로를 갖는다. 특히 정규성, 모듈성, 병렬성을 가지기 때문에 VLSI구현에 효율적이고 나눗셈기, 지수기 및 역원기를 설계하는 데 기본 구조로 사용될 수 있다 또한, 이 구조는 유한 체 상에서 Diffie-Hellman 키 교환 프로토콜, 디지털 서명 알고리즘, 및 ElGamal 암호화와 같이 잘 알려진 공개키 정보 보호 서비스를 위한 기본 구조로 사용될 수 있다.

• 대한전자공학회논문지SD
• /
• 제41권11호
• /
• pp.97-104
• /
• 2004

본 논문은 JPEG2000의 손실 압축 또는 무손실 압축에 사용되어지는 9-7/5-3 리프팅 DWT필터에 대한 효율적인 VLSI 구조를 제안한다. 제안된 구조는 리프팅 DWT 연산을 위해 내부 라인 메모리만을 사용하며, 내부 처리 유닛은 1개의 곱셈기와 1개의 덧셈기의 임계경로를 갖는다. 특히 본 논문에서는 처리유닛의 수를 감소하기 위해 1레벨의 열방향을 담당하는 필터로 하여금 2레벨 이상의 행방향과 열방향 연산 모두를 처리하도록 하였다. 결과적으로 제안된 구조는 기존의 구조에 비해 작은 하드웨어 크기를 갖는다. 제안된 리프팅 DWT구조는 RTL 수준에서 VHDL로 모델링되었으며, 기능 검증 후 Altera APEX 20K FPGA로 구현되었다.

• 전자공학회논문지
• /
• 제51권10호
• /
• pp.72-79
• /
• 2014

본 논문은 PIPELINE-AWARE QC-IRA-LDPC (PA-QC-IRA-LDPC) 코드 생성 방법과 Rate-1/2 (2016,1008) PA-QC-IRA-LDPC 코드에 대한 효율적인 고속 복호기 구조를 제안한다. 제안한 방법은 비트 오류율 (BER) 성능 저하 없이 파이프라인 기법을 사용하여 임계경로를 나눌 수 있다. 또한 제안한 복호기 구조는 데이터 처리량, 하드웨어 효율 및 에너지 효율을 크게 향상시킬 수 있다. 제안한 복호기 구조는 90-nm CMOS 기술을 사용하여 합성 및 레이아웃이 수행되었으며, 이전에 보고된 복호기 구조들에 비해서 하드웨어 효율성이 53%이상 향상되었고, 훨씬 좋은 에너지 효율성을 보여준다.

• 전자공학회논문지C
• /
• 제35C권6호
• /
• pp.1-8
• /
• 1998

본 논문에서는 동일 칩 내부에 static CMOS와 하이브리드 로직 스타일(hybrid logic style)을 이용하여 저전력 8비트 ELM 덧셈기를 설계하였다. 두 개의 로직 스타일로 설계된 8비트 ELM 덧셈기는 0.8㎛ 단일 폴리 이중 금속, LG CMOS 공정으로 설계되어 측정되었다. 하이브리드 로직 스타일은 CCPL(Combinative Complementary Pass-transistor Logic), Wang's XOR 게이트와 ELM 덧셈기의 속도를 결정하는 임계경로(critical path)를 위한 static CMOS 등으로 구성된다. 칩 측정 결과, 전원 전압 5.0V에서 하이브리드로직으로 구현한 ELM 덧셈기가 static CMOS로 구현한 덧셈기에 비해 각각 전력소모 면에서 9.29%, 지연시간 면에서 14.9%, PDP(Power Delay Product)면에서 22.8%의 향상을 얻었다.

• Composites Research
• /
• 제17권5호
• /
• pp.61-67
• /
• 2004

본 연구에서는 전자파 차폐용 도전성 개스킷 소재로 활용할 수 있는 은입자 충전 실리콘 복합 페이스트에 대한 전기전도성 및 응력-변형율 특성을 분석하였다. 불규칙한 구형의 은(Ag)입자와 상온습기경화형(RTV) 실리콘수지를 도입하여 복합 페이스트의 퍼콜레이션 농도(임계 농도)를 전기전도도 측정 결과로부터 결정하였다. 약 28%의 은입자 함량에서 퍼콜레이션 현상이 발생하였으며, 이 농도에서 급격한 감소를 보이는 은입자/실리콘 복합 페이스트의 체적 비저항, 인장강도 및 연신률의 특성 변화에 관하여 고찰하였다. 또한, 커플링제의 선택적 방법을 통해 퍼콜레이션 농도 이상으로 충전된 복합 페이스트의 응력-변형율 특성을 효과적으로 개선할 수 있음을 제시하여 주었다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1997년도 춘계 학술대회 발표집
• /
• pp.45-60
• /
• 1997

본연구의 목적은 1994년과 1995년의 연구 결과를 토대로 고속국도 교통류의 차량 추종, 차선 변경 특성을 현장 조사 자료를 통하여 분석·규명하고, 국내 고속도로의 교통류 특성을 반영할 수 있는 한국형 고속국도 모의실험 모형을 개발하는데 있다. 본 연구의 주요 결과는 다음과 같다. ▶ 국내 고속국도 교통류의 차두시간, 속도, 차량군의 크기, 차선 변 경, 중차량의 영향 등의 특성을 조사·분석하여 관련 매개변수와 모형식을 도출하였다. ▶ 차량 생성 모형은 개별 차량의 차두시간, 속도를 이용하여 구축하였으며, 중차량의 구성 비 율에 따른 속도 변화를 연구하여 그 결과를 모형 구축에 응용하였다. ▶ 차량 추종 모형은 1995년 연구에서 검증된 PITT-KLD 모형에 기반을 두었으며, 현장 실측 자료를 분석하여 차량 추종과 관련된 매개변수들을 설정하였다. ▶ 차선 변경 모형은 기본적으로 간격 수락 모형을 이용하였으며, 차선 변경시 임계 간격을 국내 운전자들의 유형에 따라 10가지로 설 정하였다. 차선 변경 확률은 현장 조사 자료를 기초로 한 경험적 모형을 구축하여 선정하였 으며, 마코프 연쇄 기법과도 비교·검토하였다. ▶ 개발된 모의실험 모형을 비교·평가하기 위 해 고속국도 합류부의 현장 조사 자료와 모의실험 모형을 비교·평가한 결과, 합류 이전 단 계에서는 실측치와 모형의 통계량이 어느 정도 유사한 양상을 보이지만 합류 이후 단계에서 는 차이를 나타내고 잇다.

• 한국정밀공학회지
• /
• 제21권3호
• /
• pp.100-108
• /
• 2004

Contamination of environment induces the shortage of drinkables. In this trend, the leakage of water that occurs by breakage or erosion of rubber valve seats is serious problem. Rubber is apt to cause breakage between two materials when they contact with each other. The possible way to avoid leakage of water by damage and breakdown of rubber is to replace that with metal. Because of this reason, nowadays, rubber is being substituted with metal as valve seat materials for water works. In tribology, a severe from of wear is characterized by local, macroscopic material transfer, removal, or formation of surface protrusions when two solid surfaces experience relative sliding under load. One of the major problems in sliding of metals is galling due to bad surface quality. Experimentally, there are various elements which influence on incipient galling, such as hardness, surface roughness, temperature, load, velocity and external environments. This paper is aimed at verifying the galling tendencies according to hardness, surface roughness, load and velocity and showing how much effect the factors have on the galling tendencies.

• 폴리머
• /
• 제33권2호
• /
• pp.137-143
• /
• 2009

이 연구에서 norfloxacin(NFX)이 담지된 poly($\varepsilon$-caprolactone)/poly(ethylene glycol)(PCL/PEG, abbreviated as CE) 이중블록공중합체로 구성된 고분자 미셀을 제조하였다. 입자크기는 PCL블록길이에 따라 60$\sim$200 nm사이였다. 임계회합농도는 소수성 PCL 블록길이가 증가함에 따라 감소하는 경향을 보였다. $^1H$-NMR 연구에서 PCL 블록은 내핵, PEG는 외피를 형성한 미셀구조로 형성되었음을 확인하였다. 약물의 방출은 약 2일간 지속되었으며 PCL블록길이와 약물함량이 증가함에 따라 감소하는 경향을 보였다. 항미생물 성능 실험에서 고분자 미셀은 기존의 NFX와 비슷한 독성을 보였다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.878-882
• /
• 2019

XOR(exclusive-OR)-XNOR(exclusive NOR) 회로는 고 성능 산술 연산에 필요한 4-2 압축 회로(4-2 compressor)의 기본 구성 요소이다. 본 논문에서는 에너지 효율이 우수한 XOR-XNOR 회로를 제안한다. 제안한 회로는 임계 경로의 내부 기생 캐패시턴스를 감소시켜 전파 지연 시간을 감소시켰으며, 모든 입력 조합의 경우에 완벽한 출력 값을 가지며 8개의 트랜지스터로 설계되었다. 기존 회로와 비교하여 제안한 회로는 전파 지연 시간이 14.5% 감소하였으며, 전력 소모는 1.7% 증가하였다. 따라서 전력 소모와 지연 시간의 곱 (power-delay product: PDP)과 에너지와 지연 시간의 곱 (energy-delay product: EDP) 각각 13.1%, 26.0% 감소하였다. 제안한 회로는 0.18um CMOS 표준공정을 이용하여 설계하였으며 SPICE 시뮬레이션을 통해 타당성을 입증하였다.