• 대한전자공학회논문지TC
• /
• 제42권11호
• /
• pp.61-66
• /
• 2005

본 논문은 WLAN에 이용되는 상위 6비트 온도계 코드의 전류원 셀 매트릭스와 중간 2비트 온도계 코드의 전류원, 그리고 하위 2비트 이진 가중치 코드의 서브 블록으로 구성된 10비트 210MHz의 CMOS 전류구동 디지털-아날로그 데이터 변환기(DAC)을 설계하였다. 제안된 새로운 글리치 억제회로는 입력된 신호의 교차되는 위치를 조절함으로써, 글리치 에너지를 최소화하도록 설계하였다. 또한 제안된 10비트 DAC는 CMOS $0.35{\mu}m$ 2-poly 4-metal 공정을 이용하여 설계하였으며, 유효 칩 면적은 5mm2이다. 제안된 10비트 DAC 칩의 측정결과, 변환속도는 210MHz, DNL/INL은 각각 ${\pm}0.7LSB/{\pm}1.1LSB$이며, 글리치 에너지는 $76pV{\cdot}sec$이고, SNR은 50dB, SFDR은 53dB((a)200MHz), 전력소비는 83mW((a)3.3V)로 측정되었다.

• 한국통신학회논문지
• /
• 제33권11C호
• /
• pp.925-931
• /
• 2008

동영상 표준안 H.264/AVC에서 가변 블록 모드 알고리즘은 압축 성능을 향상시키나 다양한 블록 모드와 모드 결정을 위해 방대한 계산을 필요로 한다. 한편, 결정된 인터 블록 모드들은 블록 영상의 복잡도에 의존하여 복잡한 매크로블록일수록 블록 크기는 더 작아지고 있다. 본 논문은 고속 인터 블록 모드 결정 알고리즘을 제안한다. 제안된 알고리즘은 영상 복잡도를 이용해 유효 인터 블록 모드를 결정 가능성이 큰 블록 모드로 제한하고, 유효블록 모드들에서만 움직임 추정 및 율-왜곡 최적화를 수행한다. 거기에 $16{\times}16$ 블록 모드만을 갖는 유효 블록 모드들에는 고속 움직임 추정 알고리즘인 PDE (partial difference elimination)를 적용시키고 있다. 제안된 알고리즘의 성능 평가를 위해 참조 소프트웨어 JM 9.5에서 화질, 비트율, 부호화 시간이 기존 알고리즘과 비교되었다. 실험 결과는 제안된 알고리즘이 평균 움직임 추정 시간의 약 24.12%를 감소시키며 화질과 비트량을 각각 -0.02dB와 -0.12% 정도로 유지시킬 수 있는 것을 보여주었다.

• 한국정보처리학회논문지
• /
• 제5권4호
• /
• pp.1048-1056
• /
• 1998

본 논문에서는 낮은 비트율에서 PSNR을 향상시키고 부호화 과정에서의 계산의 복잡성을 감소시키기 위한 이산 웨이브릿 변혼 영역에서의 프랙탈 영상 압축 방법을 제안한다. 제안한 방법에서는 이산 웨이브릿 변환 계수에 절대치를 취한 다음 유효계수의 위치와 부호를 나타내는 유효계수 트리를 구성한다. 제안한 방법은 치역 블록의 유효계수에 대해서만 축소된 정의역 블록의 계수와 정합함으로써 PSNR을 향상시키고 정의역 블록의 집합에서 치역 블록으로의 정합에 필요한 계산의 복잡성을 감소시킨다. 또한 본 논문에서는 치역 블록과 정합되는 축소된 정의역 블록의 수를 최소화하는 분류 방법을 제안한다. 제안한 방법은 치역 블록과 축소된 정의역 블록의 비교 회수를 현저하게 감소시킨다.

• 실천공학교육논문지
• /
• 제11권2호
• /
• pp.167-174
• /
• 2019

비전공 학부생을 대상으로 Java 프로그래밍 교육을 실시하는 데 있어, 피지컬 컴퓨팅 교육 방법을 적용한 사례는 전무하다고 할 수 있다. 피지컬 컴퓨팅 교육의 장점은 디지털 및 아날로그 센서의 입력 값에 따른SW 처리 출력 결과를 직접 확인할 수 있어, 프로그래밍 오류를 빠르게 수정하고 학습자의 학습 관심과 만족도를 향상시킬 수 있다. 본 논문에서는 마이크로비트를 사용하여, 기초적인 Java 프로그래밍 교육에 피지컬 컴퓨팅 교육을 접목하였다. 그리고, 컴퓨팅적 사고과정에 따라, 마이크로비트를 사용하여 Java 프로그램을 창작해보는 교육 방법을 제안하였다. 마이크로비트를 제어하는 블록 프로그래밍을 통해, 알고리즘을 설계하고, 이에 따라, Java 프로그램으로 변환하는 교육 방법을 적용하였다. 그리고, 본 교육방법을 적용한 강좌에서 학생들의 평가 결과를 분석하여, 마이크로비트를 활용한 교육방법의 유효성을 분석하였다.

• 대한전자공학회논문지SP
• /
• 제37권4호
• /
• pp.65-71
• /
• 2000

본 논문에서는 SDFT(sliding discrete-Fourier transform)을 순환식(recursive)으로 구현할 때 유한 비트 고정소수점 계산하여 발생하는 오차의 영향을 해석적으로 구하는 방법을 제시하고 이의 유도 과정을 기술하였다. 유한 비트 오차는 계수의 양자화 때문에 발생하는 계수오차와, 곱셈연산 후 반올림되는 유효자리 때문에 발생하는 반올림오차로 구성된다. 각각의 오차는 주파수 스펙트럼 추정오차를 야기 시키며, 이 스펙트럼 오차의 전력과 실제 스펙트럼의 전력 비(noise-to-signal power ratio NSR)를 진동계수를 표현하는 비트 수, DFT 값을 표현하는 비트 수, 그리고 DFT 구간길이에 대한 식으로 유도하였다. 유도과정은 SDFT 순환식(recursive equation)을 통해 유도한 오차방정식(error-dynamic equation)과 계수오차 및 반올림오차의 확률분포특성에 근거하였다. 해석적으로 유도한 NSR 결과를 시뮬레이션 실험을 통해 얻은 결과와 비교하여 타당성을 확인하였다.

• 한국통신학회논문지
• /
• 제37권8A호
• /
• pp.712-719
• /
• 2012

본 논문은 오디오 신호 처리 시스템의 저속 고해상도 ADC를 위해 설계된 CMOS 단일비트 3차 델타시그마 변조기를 설계하였다. 변조기 내 적분기에 사용되는 연산증폭기의 전력소모를 감소시키기 위해서 연산증폭기내 바이어스 전류원에 차단/동작 기능을 하는 스위치를 장착시켰다. 또한 변조기내 스위치의 위치를 최적화 하여 기존의 스위칭 방식에서 발생하는 주파수 특성 변화를 최소화하였다. 단일 비트 3차 델타시그마 변조기 구조를 선택하였으며, 제안한 델타 시그마 변조기의 성능측정결과 전원 전압 3.3V, 샘플링 주파수 6.4MHz, 입력주파수 20KHz에서 17.1mW의 전력소모를 나타냈다. SNDR은 84.3dB, 유효비트수는 13.5비트를 나타내었다.

• ETRI Journal
• /
• 제11권4호
• /
• pp.105-118
• /
• 1989

HARP(High performance Architecture for RISC type Processor)는 고유의 명령어 세트, 데이터 타입, 메모리 입출력, 예외 처리 기능을갖는 32비트 VLSI 프로세서 구조이다. 마이크로 아키텍츄어는 설계된 구조를 기대할 수 있는최고 성능을 갖도록 구조(architecture)와 구현(implementation) 사이의 최적 모델링을 통해 정의되는 구조체로서 구조의 개념 설계를 구현의 실물 설계로 변환 시켜주는 조율(tuning)모델이다. HARP의 고유한 명령어 세트를 비롯한 구조적 기능들을 최적 구현 하기위해 32비트 크기의 명령어 입력 유니트(Instruction Fetch Unit), 데이터 입출력 유니트(Data I/O Unit), 명령어/데이터 처리유니트(Instruction/Data Processing Unit), 예외 상황 처리 유니트(Exception Processing Unit)등 4개 유니트가 설계되었으며 이들 4개 유니트의 동작을 최대 속도로 유지시키기 위해 각급 주요 설계 변수들이 시뮬레이션을 통해 최적화 되었다. 유효 채널길이 $0.7\mum$급 3층 메탈 배선의 HCMOS(High performance CMOS)공정 기술을 구현 기준 기술로 사용하여 50MHz외 동작 주파수에서 최대50 MIPS(Million Instructions Per Second)의 성능을 갖도록 3단계 파이프라인이 설계되었다. 단일 위상의 50MHz클럭 입력과 동기화된 명령어/데이터 입출력을 위해 액세스 타임 20nsec이내의 고속 메모리 입출력 구조가 시뮬레이션되었으며 설계된 마이크로 아키텍츄어를 이용하여 HARP구조의 기대된 최대 성능을 검증하였다.

• 한국통신학회논문지
• /
• 제25권1A호
• /
• pp.43-47
• /
• 2000

신호 대 잡음비(SNR)가 낮을 때에는, 하이브리드 연쇄 부호화 시스템의 성능분석도구로 컴퓨터 시뮬레이션을 사용한다. 그러나, 과대한 시뮬레이션을 요구하는 높은 신호 대 잡음비 영역에서는 BER(비트오류확률)과 WER(위드오류확률)에대한 평균 상한계(average upper bound)가 사용된다. [1]에서, 평균 상한계를 얻기 위해서는 모든 구성코드의 WEF(weight enumerating functions)가 필요했다. 본고에서는 구성코드로써 RSC(Recursive Systematic Convolutional) 부호를 사용하고 이에 대한 해석을 위하여 WEF 대신에 유효자유거리(effective free distances)를 사용함으로써 하이브리드 연쇄 길쌈부호(Hybrid Concatenated Convolutional Codes)의 비트오류확률과 워드오류확률에 대한 상한계를 유도하고, AWGN(가산성 백색 가우시안 잡음)과 레일레이/라이시안 페이딩채널에 대한 비트오류확률과 워드오류확률을 분석한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2015년도 하계학술대회
• /
• pp.208-210
• /
• 2015

본 논문에서는 차세대방송시스템을 위한 저복잡도의 비균등성상 디매핑 기술을 제안한다. 비균등성상기술은 차세대 방송시스템에서 사용될 발전된 형태의 성상 기술로, 기존 균등성상 기술에 비해 개선된 성능을 제공한다. 그러나 비균등성상기술을 사용하는 경우 균등성상기술에 비해 수신기에서 성상신호를 디매핑시 더 높은 복잡도를 요구하게 된다. 본 논문에서 제안되는 저복잡도의 비균등성상신호 복호화 기술은 한 개의 성상심볼을 구성하는 여러 비트들 중에서 실제로 유효한 정보를 담고 있는 일부 비트들만을 성상신호 복호시에 고려함으로써 성능열화 없이 감소된 수신기 복잡도를 제공한다. 제안되는 기술은 높은 차수의 성상과 낮은 부호율이 사용될 때 유용하게 사용될 수 있다.

• 한국통신학회논문지
• /
• 제26권9A호
• /
• pp.1516-1524
• /
• 2001

현재 ATM망, giga-bit 이더넷, fast 이더넷 그리고 프레임-릴레이와 같은 고속 전송 망 구축 기술이 발전함에 따라 다양한 소비자 욕구를 촉진시키고 있다. 특히, 다양한 멀티미디어 서비스의 환경에서는 다중화되는 개개의 기본 스트림들에 대한 특성이 더욱 가변적임에 따라, 이를 효과적으로 다중화하여 망에 적응 및 연동시키는 기술은 필수적이다. 본 논문에서는 이와 같은 응용 환경을 고려하여 가변 비트율로 부호화 및 다중화하여 전송되는 과정에 있어서 지나친 전송 대역폭의 낭비를 초래하지 않고 다중화 전송 기법을 제안한다. 가변 비트율로 부호화된 기본 스트림의 각 액세스 단위에 대해 부과되는 지연 크기에 의한 제한 조건 관계식을 정의하고, 이것을 바탕으로 라이브 멀티미디어 서비스를 제공하는 효과적인 두 가지 방안을 제안한다. 제안한 방법은 각각 시간적 측면만을 고려한 방법과 시간/공간적 측면을 동시에 고려한 방법으로 나누어 제안한다. 부호화된 Star-wars 데이터 트레이스를 이용한 모의 실험에서 제안된 방식은 크게 다중화 전송 스트림의 첨두율, 변화율 계수 그리고 유효 대역폭 측면에서 성능을 크게 개선시킴을 확인한다. 그리고, 저 지연을 갖는 멀티미디어 서비스에 대해 상대적으로 우수한 성능이 나타남을 확인한다.