• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.647-650
• /
• 2004

MAC RX FIFO은 10Gbps전용 전송속도에서 제공하는 FIFO모듈이다. 10Gbps이상의 전송속도에서는 전송부, 수신부모두 양방향 전송신가능한 Full Duplex(전이중)방식을 사용한다. 기존 FIFO의 임시 버퍼기능 뿐만 아니라 프레임 흐름 컨트롤 블록을 적용하여 전송간의 프레임 흐름제어 기능을 수행한다. 하위계층에서 MAC으로부터 전송되는 데이터는 64비트와 데이터 유효 정보를 가진 8비트 데이터 유효 정보비트를 가진다. 이렇게 전송되는 데이터는 MAC RX FIFO에 프레임단위로 저장되어 프레임간의 구분정보 Codeword프레임을 확인하여 새프레임 데이터를 확인한다. 사용자계층에는 데이터 128비트와 유효 정보비트 16비트로 사용자계층에 전송한다. 본 논문에서는 10G 전송속도을 갖는 MAC RX FIFO을 설계한다. VHDL언어를 사용하였고 ModelSim5.6a로 시뮬레이션하여 파형분석과 타이밍 분석하여 정상적인 동작을 확인한다. MAC RX FIFO는 10Gbps전송속도에서 요구되어지는 모듈에서 Flow Control, Pause프레임기능을 갖는 모듈에 적용되어 사용가능 할 것으로 사료된다.

• 논리연구
• /
• 제11권1호
• /
• pp.33-65
• /
• 2008

최근에 양은석은 "비트겐슈타인과 초일관성: 비트겐슈타인의 반실재론"에서 모순에 대한 비트겐슈타인의 견해에 대해 매우 주목할 만한 주장을 하였다. 그에 따르면, 비트겐슈타인은 약한 의미의 초일관주의자로 간주될 수 있다. 이 글에서는 이러한 양은석의 주장이 설득력 없는 것임을 보이고자 한다. 또한 비트겐슈타인이 논리학과 수학, 그리고 모순을 어떻게 바라보았는지를 가능한 한 공정하게 조명하고자 한다. 여러 학자들은 모순에 대한 비트겐슈타인의 생각이 대단히 특이한 것이라고 간주하였고, 더 나아가 마치 어떤 중대한 오류를 포함하는 것처럼 평가하였다. 그러나 이제 이러한 평가는 더 이상 유효하지 않다. 모순과 관련된 비트겐슈타인의 생각은 더 이상 특이하지 않다. 왜냐하면 그의 생각은 옳기 때문이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(4)
• /
• pp.23-26
• /
• 2000

본 논문에서는 정확한 비트 제어가 가능한 I-frame의 효율적인 부호화 방법을 제안한다. 기존 H.263＋의 DCT 계수들을 트리 구조로 재구성하여 각 계수에 대해 임베이드 제로트리 부호화 알고리즘을 적용시켜 부호화함으로써 코딩 효율을 향상시킴과 동시에 비트 율의 제어가 용이하도록 한다. 제안 방법의 유효성을 검증하기 위해 표준 동영상에 대한 컴퓨터 모의 실험 결과 제안 방법은 기존의 부호화 방법에 비해 비트 제어가 용이하고 부호화 성능이 개선됨을 확인했다.

• 융합신호처리학회논문지
• /
• 제14권4호
• /
• pp.255-260
• /
• 2013

본 논문에서는 대전상관기의 상관결과 정밀도 향상을 위해 FFT 모듈의 유효비트 확장에 관해 고찰한다. FPGA를 기반으로 하는 대전상관기는 데이터처리의 고속화를 위해 FFT 연산을 고정소수점으로 구현하였다. 그러나 상관결과에서 연산비트의 부족으로 인해 대역폭의 낮은 주파수 영역에서 위상의 0도 집중현상이 발생하고 있다. 이 현상은 관측천체를 분석할 때 위상 집중현상을 제외시키기 때문에 데이터 손실과 같은 효과를 주어 상관결과의 정밀도에 영향을 주고 있다. 따라서 상관결과의 정밀도 향상을 위해 FPGA의 주어진 리소스 범위 내에서 기존 FFT 모듈의 16비트 연산보다 비트수를 확장할 수 있는지에 대한 시뮬레이션을 수행하였다. 시뮬레이션 결과를 통하여 사용한 FPGA 리소스 범위 내에서 FFT 모듈의 유효비트 수는 확장할 수 있으며, FFT 모듈의 20-bit 연산비트가 실험결과의 비교를 통하여 상관결과의 정밀도를 향상시키는데 유효한 것으로 확인되었다.

• 전기전자학회논문지
• /
• 제25권2호
• /
• pp.302-308
• /
• 2021

본 논문에서는 영상 처리용 12-비트의 10-MS/s 파이프라인 아날로그-디지털 변환기(ADC: analog-to-digital converter)가 제안된다. 제안된 ADC는 샘플-홀드 증폭기, 3개의 stage, 3-비트 플래시 ADC, 그리고 digital error corrector로 구성된다. 각 stage는 4-비트 flash ADC와 multiplying digital-to-analog ADC로 구성된다. 고해상도의 ADC를 위해 제안된 샘플-홀드 증폭기는 gain boosting을 이용하여 전압 이득을 증가시킨다. 제안된 파이프라인 ADC는 1.8V 공급전압을 사용하는 180nm CMOS 공정에서 설계되었고 차동 1V 전압을 가지는 1MHz 사인파 아날로그 입력신호에 대해 10.52-비트의 유효 비트를 가진다. 또한, 약 5MHz의 나이퀴스트 사인파 입력에 대해 측정된 유효비트는 10.12 비트이다.

• 한국정보통신학회논문지
• /
• 제9권8호
• /
• pp.1735-1740
• /
• 2005

SoC 설계에서는 많은 수의 IP 들이 하나의 칩에 집적되며 이들은 각각 서로 다른 주파수로 동작해야 가장 효율적으로 동작할 수 있다. 이러한 IP들을 연결하기 위해서는 비동기 클럭 동작 사이에 버퍼 역할을 할 수 있는 비동기 FIFO가 필수적이다. 그러나 아직 많은 수의 비동기 FIFO가 잘못 설계되고 있으며 이에 따른 비용이 심각하다. 이에 본 논문에서는 유효 비트 방식의 비동기 FIFO를 설계함으로써 비동기 회로에서 발생하는 metastability를 없애고 비동기 카운터의 오류를 수정함으로써 비동기 클럭들 사이에서 안전하게 데이터를 전송할 수 있는 FIFO 구조를 제안한다. 또한 이 FIFO 구조의 HDL 기술을 바탕으로 합성하여 다른 방식의 FIFO 설계와 비교 평가한다.

• 전자공학회논문지S
• /
• 제35S권9호
• /
• pp.63-69
• /
• 1998

본 논문에서는 MPEG-2를 이용한 압축에서 이미 압축되어 있는 영상 시퀀스내의 하나 또는 여러개의 GOP (Group of Picture)를 새로운 GOP로 교체하는 편집응용에 필수적인 사용비트량의 정합을 위한 새로운 비트율 제어방법을 제안하였다. 이전영상의 양자화값을 영상전체에 동일하게 적용하여 목표비트에 근접할때까지 반복적으로 영상을 부호화하고 각 슬라이스의 사용비트량을 기록한다. 영상단위의 양자화값 변화로는 목표 비트를 더이상 맞추지 못하므로 기록된 비트량을 이용하여 목표비트에 가장 근접하도록 슬라이스별 양자화값을 조절한 후 최종적으로 각 매크로블럭의 활동도를 참고하여 매크로블럭의 양자화값을 결정하였다. 실제영상에 적용하였을 경우 MPEG-2 Test Model 5에 비해 유사한 PSNR을 보였고 목표비트에 대한 비트에러량은 각 영상당 대략 수 내지 수십비트 이내로 줄임으로써 제안알고리듬의 유효성을 보였다.

• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.36-43
• /
• 1999

새로운 방식의 직접 디지털 주파수 합성기(Direct Digital Frequency Synthesizer, DDFS)의 설계방식을 제시하였다. 배열형 CORDIC(Coordinate Rotate Digital Computer)을 해석함에 있어서 오차의 크기를 계산하였다. 오차에는 계산회수의 부족에서 발생하는 ‘반복회수오차’와 제한된 데이터 비트수를 사용함으로써 계산에 사용하지 못하는 유효숫자 이하를 버림으로써 발생하는‘절단오차’로 분류할 수 있다. 실제로 각 비트별로 오차를 측정해 보면 8비트시 7단, 16비트시 12단, 24비트시 20단으로 근최적화된 파이프라인 단수를 얻을 수 있었다. 이 DDFS는 FPGA칩으로 구현되었고, 측정결과 235MHz의 구동 클럭에서 안정된 동작을 보였으며, 11.75MHz의 최대 출력 주파수를 발생시켰다. 위상별 진폭값을 ROM에 저장하는 기존의 방식에 비하여, 보다 높은 정밀도와 처리속도를 보이며, 제조공정 역시 단순해 질 것이다. 특히 같은 비트를 채택한 경우 롬방식에 비하여 5배정도의 높은 정밀도를 얻었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(4)
• /
• pp.105-108
• /
• 2000

본 논문에서 제안한 방법은 DCT 임베이디드 동영상 부호화기를 사용하여 부호화기의 레이트 디스토션 성능과 기존 프레임과 예측 프레임간의 의존성을 이용한 디스토션이 일정한 효율적인 비트율 제어 알고리즘을 제안한다. 다양한 표준 동영상에 대해 컴퓨터 모의 실험을 수행하고 기존 방법과의 비교를 통해 제안방법의 유효성을 검증하고 제안된 알고리즘의 부호화 효율을 확인했다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1999년도 학술대회
• /
• pp.27-32
• /
• 1999

본 논문에서는 정확한 비트 제어가 가능한 동영상 통신을 위한 새로운 영상 부호화 방법을 제안한다. 기존의 표준 부호화기와 호환성을 최대한 유지하기 위해 MC/DCT 하이브리드 부호화 구조에 의거한 순차 전송의 임베이드 트리 구조의 부호화 방법을 기술한다. 제안 방법의 유효성을 검증하기 위해 표준 동영상에 대한 컴퓨터 모의 실험 결과 제안방법은 기존의 부호화 방법에 비해 비트 제어가 용이하고 부호화 성능이 개선됨을 확인했다.