• 한국조명전기설비학회지:조명전기설비
• /
• 제11권3호
• /
• pp.106-113
• /
• 1997

일반적으로 무정전 전원장치는 바이패스전원과 인버터 출력단 간에 스위치 전환시 출력전압의 과도현상을 보상하기 위하여 고속의 위상동기를 필요로 한다. 본 논문에서는 TMS320s31 디지털 신호처리기에서 완전 소프트웨어로 구현된 디지털 위상동기화회로를 제안한다. 이 디지털 위상동기화회로는 인버터 출력단 LG필터를 포함한 폐-루프 방식으로 구성되었다. 또한, 구조가 간단하여 구현이 쉽고 완전 소프트웨어로 구현함으로서 고신뢰성과고유연성을 가지고 있다. 바이패스전원의 기준 입력신호가 설정된 주파수에서 $\pm$1[Hz} 이상 벗어나면 무정전 전원장치의 제어기가 자체적으로 디치털 위상동기화로의 바이패스 기준입력신호를 차단하여 60[Hz]로 발진하도록 구성하였다. 마지막으로 제안된 디지털 위상동기화회로의성능이 시뮬레이션과 실험 결과들에 의해 검증된다.

• 에너지공학
• /
• 제11권3호
• /
• pp.230-236
• /
• 2002

전력계통 실시간 제어에서는 전압, 전류, 유효전력, 무효전력, 역률, 시스템 주파수 등 전력계통 변수들을 측정하는 것이 중요하다. 이 변수들은 전압과 전류의 동기화된 페이저 정보부터 추출할 수 있다. 따라서 전압 및 전류의 동기화된 페이저 측정은 실시간 전력계통 제어에서 매우 중요한 역할을 한다. 이런 이유로 동기위상측정장치가 개발되었고 본 논문에서는 동기위상측정장치의 설계와 구현한 것을 제시하였고 제작된 시작품을 RTDS(Real-time Digital Simulator)와 실험실에 있는 380 V 3상 배전계통에 적용하여 측정된 실험결과를 통해 개발된 시작품의 성능을 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 춘계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.415-417
• /
• 2003

TOA(Time of Arrival) 및 TDOA(Time Difference of Arrival)경우 무선국의 시간동기화를 위해서 고도의 기술을 요구하고 있으며, 시간동기오차에 따른 위치검지의 정밀도가 낮아지는 문제가 있어 이를 극복하기 위하여 위상차를 이용한 새로운 열차검지기법의 제안에 따른 구현을 위하여 무선장치 설계에 대하여 기술하고자 한다. 본 시스템은 전파의 전달 속도($\lambda$)를 응용하여 기준 주파수인 1.5MHz를 송신 시스템과 수신 시스템의 기준 주파수와 비교하여 그 위상의 차이를 비교하여 지연된 시간을 구한 후 이를 거리로 환산하는 시스템으로서 무선장치와 S/W로 구분하여 구현 설계하였다.

• 한국통신학회논문지
• /
• 제19권12호
• /
• pp.2498-2507
• /
• 1994

본 논문은 코히어런트 복조방식을 사용하는 디지털 위성통신 시스템에서 위성체의 운동으로 인하여 발생된 도플러 주파수를 추적할 수 있는 최적 동기방식의 위상추적장치를 제안하였다. 위성통신 시스템에서 위성체의 운동에 의한 도플러 주파수량과 최적 동기 추적에 의한 시스템 설계 기술을 수식적으로 나타내었다. 이를 바탕으로 하여 디지털 위성통신 시스템에 활용하기 위하여 DSP칩, RAM 및 PROM등에 의한 디지털 처리기술과 80286 프로세서를 이용하여 구현한 도플러 주파수 추적 장치의 설계 기술을 설명하였다. 설계된 도플러 주파수 추적장치는 INTELSAT VA위성을 이용하여 실험한 결과와 수식 계산 결과를 비교함으로써 시스템의 성능을 입증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 D
• /
• pp.1048-1051
• /
• 1997

본 논문에서는 GPS 수신기를 이용하여 송전선 양단에 설치되어 있는 전류차동계전기들의 전류샘플링을 동기시키는 방법을 제안하고, 이를 이용한 전류샘플링 동기장치의 개발에 대해 설명 한다. 송전선 양단의 GPS 수신기들에서 만들어지는 서로 동기된 IPPS신호들을 이용해 샘플링 동기신호를 만들어 주고, 이를 이용해서 서로 동기된 전류샘플링이 적당한 계수값 지정과 함께 이루어지도록 A/D변환기와 메모리 그리고 프로그램형 논리 소자를 사용한다. 샘플링 동기신호를 만들어주기 위해서 GPS수신기와 10MHz발진기를 이용한 디지털 위상잠금회로(DPLL, Digital Phase- Locked Loop)를 구성 한다. 본 논문에서 제안하는 전류샘플링 동기방식은 통신을 이용한 기존의 방식에 비해 계전기의 계산부담을 덜어주고 보다 정확한 샘플링 동기를 얻을 수 있게 한다.

• 전기저널
• /
• 통권397호
• /
• pp.51-51
• /
• 2010

• 한국통신학회논문지
• /
• 제22권9호
• /
• pp.2062-2073
• /
• 1997

동기식 전송망과 장치를 설계할 때 고려해야 할 중요사항은 최대 노드수와 노드의 클럭특성이다. 이를 위해서는 클럭상태가 정상상태일 때 뿐 아니라 단기위상순서변위, 그리고 장기위상변위 등에 관한 클럭특성 연구가 필요하다. 따라서 본 논문에서는 국내 동기클럭 분배망의 구성을 바탕으로 최근 확정된 ITU-T 및 ANSI의 클럭규격을 적용하여 동기식 선형망에서 정상상태와 위상변위상태일 때의 망구성에 따른 MTIE 및 TDEV 특성을 살펴보았고, ITU-T와 ANSI규격을 동시에 만족하는 최대 노드수를 제시하였다. 또한 본 논문에서 얻은 결과를 AT&T의 것과 비교 분석하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2005년도 춘계학술대회
• /
• pp.172-176
• /
• 2005

Phase Lacked Loop(PLL)은 분산전원을 계통연계시 동기설정을 위해 중요한 장비이다. 이러한 동기설정은 Point of Common Coupling(PCC)에서 계통 전압을 검출하여 크기와 위상을 동일하게 설정하여 전력변환장치에서 전력을 출력한다. 일반적으로 PCC에서 계통전압을 검출하였을 때 고조파, 상간불평형은 전력변환장치 출력 왜곡을 야기 시킨다. 본 논문에서는 이러한 출력왜곡을 감소시키기 위한 3상 PLL을 모델링하여, 그 제어 성능을 시뮬레이션을 통해 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 A
• /
• pp.302-304
• /
• 2001

본 논문에서는 다 채널 위상 측정 장치를 전용하드웨어로 구현하기 위한 설계 구조에 대하여 제시하였으며, 연산량이 많은 곱셈기를 시분할에 의해 공유하는 구조를 제시하였다. 또한 페이저 측정을 위한 Sliding-DFT 알고리즘을 순환 구현할 경우의 근사 구현 오차에 관한 정량적인 연구를 수행하였다. 이러한 오차 영향의 해석을 기반으로 하여 곱셈기 공유 구조를 적용한 위상 측정 장치를 설계하고, 설계한 하드웨어의 내부동작을 보여주는 시뮬레이션을 통해 설계의 정확성을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제38권12호
• /
• pp.1-9
• /
• 2001

APON(ATM Passive Optical Network)에서, 상향 트래픽의 전송은 OLT가 ONU에게 타임슬롯을 할당하여 셀을 보내게 하는 TDMA(Time Division Multiple Access) 방식을 근간으로 한다. 상향은 스트림 모드가 아니기 때문에, 셀 동기 장치는 버스트 모드로 동작해야 한다. 또한, 하나의 광섬유에 여러 대의 ONU가 보내는 셀들 사이에서 충돌을 방지하기 위하여 셀 위상 감시기가 필요하다. 본 논문에서는 G.983.1 기반의 APON에서 상향 셀 전송을 위해 사용될 수 있는 TDMA 버스트 셀 동기장치를 FPGA(Field Programmable Gate Array)로 구현한다. 이 동기장치는 상향 데이터 복구(data recovery) 기능과 위상 감시 (Phase Monitoring)라는 두가지 주된 기능이 있다. 전자는 상향 타임슬롯의 오버헤드에서 preamble을 찾고 비트 및 셀 위상을 시스템 클럭에 정렬함으로써, OLT에서 상향 데이터와 클럭을 복구하기 위한 것이다. 후자는 상향 셀 충돌을 방지하기 위하여 인접 셀 간의 위상편차를 지속적으로 감시함으로써, 각 ONU에게 등화지연(equalization delay)을 보정할 수 있도록 정보를 제공하기 위한 것이다.