Phase Lacked Loop for Grid-Connected Three phase Inverter

계통연계 분산전원을 위한 Phase Lacked loop

Phase Lacked Loop(PLL)은 분산전원을 계통연계시 동기설정을 위해 중요한 장비이다. 이러한 동기설정은 Point of Common Coupling(PCC)에서 계통 전압을 검출하여 크기와 위상을 동일하게 설정하여 전력변환장치에서 전력을 출력한다. 일반적으로 PCC에서 계통전압을 검출하였을 때 고조파, 상간불평형은 전력변환장치 출력 왜곡을 야기 시킨다. 본 논문에서는 이러한 출력왜곡을 감소시키기 위한 3상 PLL을 모델링하여, 그 제어 성능을 시뮬레이션을 통해 확인하였다.