• Proceedings of the KWS Conference
• /
• 2010.05a
• /
• pp.75-75
• /
• 2010

3D 패키징 기술은 전기소자의 소형화, 고용량화, 저전력화, 높은 신뢰성등의 요구와 함께 그 중요성이 대두대고 있다. 이러한 3D 패키징의 연결방법은 와이어 본딩 또는 플립칩등의 기존의 방법에서 TSV(Through Silicon Via)를 이용하여 적층하는 방법이 주목받고 있다. TSV는 기존의 와이어 본딩과 비교하여 고집적도, 빠른 신호전달, 낮은 전력소비 등의 장점을 가지고 있어 많은 연구가 진행되고 있다. TSV의 세부 공정 중 비아필링(Via filling)기술은 I/O수 증가와 미세피치화에 따른 비아(Via) 직경의 감소 및 종횡비(Via Aspect Ratio)증가로 인해 기존 필링 공정으로는 한계가 있다. 기존의 비아 홀(Via hole)에 금속을 필링하기 위한 방법으로 전기도금법이 많이 사용되고 있으나, 전기도금법은 전기도금액 조성, 첨가제의 종류, 전류밀도, 전류모드 등에 따라 결과물에 큰 차이가 발생되어, 최적공정조건의 도출이 어렵다. 또한 20um이하의 비아직경과 높은 종횡비로 인하여 충진시 void형성등의 문제점이 발생하기도 한다. 본 연구에서는 용융솔더와 진공을 이용하여 비아를 필링시켰다. 이 방법은 관통된 비아가 형성된 웨이퍼 양단에 압력차를 주어, 작은 직경을 갖는 비아 홀의 표면장력을 극복하고, 용융상태의 솔더가 관통된 비아 홀 내부로 필링되는 방법이다. 관통 비아홀이 형성 된 웨이퍼 위에 솔더페이스트를 $250^{\circ}C$이상 온도를 가해 용융상태로 만든 후 웨이퍼 하부에 진공을 형성하여 필링하는 방법과 용융솔더를 노즐을 통하여 위쪽으로 유동시켜 그 위에 비아홀이 형성된 웨이퍼를 접촉하고 웨이퍼 상부에 진공을 형성하여 필링하는 방법으로 실험을 각각 실시하였다. 이 때, 웨이퍼 두께는 100um이하이며 홀 직경은 20, 30um, 웨이퍼 상부와 하부의 진공차는 약 0.02~0.08Mpa, 진공 유지시간은 1~3s로 실시하여 최적 조건을 고찰하였다. 각 조건에 따른 필링 후 단면을 전자현미경(FE-SEM)을 통해 관찰하였다. 실험 결과 0.04Mpa 이상에서 1s내의 시간에 모든 비아홀이 기공(Void)없이 완벽하게 필링되는 것을 관찰하였으며 이 결과는 기존의 방법에 비하여 공정시간을 감소시켜 생산성이 대폭 향상 될 수 있는 방법임을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.260-260
• /
• 2012

최근 IT산업의 급속한 발달로 모바일 제품과 반도체 및 IC 패키지 등의 전자제품의 소형화, 경량화 및 고성능화되어 가고 있다. 따라서 반도체 공정에서 단위소자의 고속화를 구현하기 위한 금속배선공정에 사용되는 금속재료가 최근에 최소 선폭을 갖는 디바이스에서는 구리를 배선 재료로 전환하고, 향후에는 모든 디바이스가 구리를 주요 배선재료로 사용할 것으로 예측되고 있다. 반도체 소자 공정 중 시료 표면 위에 형성되는 오염물은 파티클, 유기오염물, 금속 불순물 그리고 자연 산화막으로 나눌 수 있다. 구리 표면에 생성되는 부식생성물의 종류에는 CuO, $Cu_2O$, $Cu(OH)_2$, $CuCO_3{\cdot}Cu(OH)_2$와 같은 생성물들이 있다. 이러한 부식생성물이 구리박막 표면에 형성이 되면 성장된 구리박막의 특성을 저하시키게 된다. 이러한 다양한 오염물들을 제거하기 위해서 여러 가지 전처리 공정에 대한 연구가 보고되고 있다. 본 연구에서, 스퍼터 방식으로 구리를 증착한 웨이퍼 (Cu/Ti/Si) 를 대기 중에 노출시켜 자연 산화막을 성장시키고, 이 산화막과 대기로부터 흡착된 불순물을 제거하기 위해 계면 활성제인 TS-40A와 $NH_4OH$ 수용액을 사용하여 이들 수용액이 구리 표면층에 미치는 영향에 대해 조사 분석하였다. 사용된 TS-40A는 알칼리 탈지제로서 웨이퍼 표면의 유기물을 제거하는 역할을 하며, $NH_4OH$는 구리를 제거하는 부식액으로 산업현장에서 널리 사용되고 있다. 다양한 표면 전처리 조건에 따른 구리박막 표면의 형상 및 미시적 특성변화를 SEM과 AFM을 이용하여 관찰하였고, 표면의 화학구조 및 성분 변화를 관찰하기 위해 XPS를 측정하였으며, 전기적 특성변화를 관찰하기 위해 4-point prove를 사용하여 박막의 면저항을 측정하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.11a
• /
• pp.44.1-44.1
• /
• 2010

레이저 가공기술은 공정 적용이 용이하고 응용 분야가 넓어 산업 전반에 걸쳐 널리 사용되고 있다. 특히, 태양전지 제조공정에서는 cutting, grooving, doping, ablation등의 분야에 활발하게 적용되고 있으며 최근에는 다양한 종류의 레이저를 기술을 이용하여 효율 향상과 원가 절감을 위해 많은 기관에서 활발하게 연구를 진행하고 있다. 본 연구에서는 실리콘웨이퍼에 특정 파장의 레이저를 조사하여 실리콘웨이퍼 표면의 용융과 고상화를 통해 구조적, 전기적 특성 변화를 확인하였다. Si wafer의 표면은 레이저 조사 조건에 의해 다결정화 하며 레이저의 power와 frequency, scan speed등을 조절하여 다결정 실리콘 영역의 형성 깊이를 조절 할 수 있다. 다결정화 된 부분의 구조적 특성은 SED과 XRD를 이용하여 측정하였으며, 전기적 특성은 면저항 측정을 통하여 실시하였다. 또한 이러한 특성을 이용하여 태양전지 제조 공정의 적용가능성을 평가하였다.

• Journal of the Korean Society for Precision Engineering
• /
• v.21 no.2
• /
• pp.218-223
• /
• 2004

The sapphire wafers for blue light emitting devices were manufactured by the implementation of the surface machining technology based on micro-tribology. This process has been performed by Micro-lapping process. The sapphire crystalline wafers were characterized by double crystal X-ray diffraction. The sample quality of crystalline sapphire wafer at surface has a full width at half maximum of 250 arcsec. This value at the surface sapphire wafer surfaces indicated 0.12${mu}m$ sizes. Surfaces of sapphire wafers were mechanically affected by residual stress and surface default. As a result, the value of surface roughness of sapphire wafers measured by AFM(Atom Force Microscope) was 2.1nm.

• Proceedings of the KSME Conference
• /
• 2003.11a
• /
• pp.1816-1821
• /
• 2003

The sapphire wafer for blue light emitting device was manufactured by the implementation of the chemical and mechanical polishing process. The surface polishing of crystalline sapphire wafer was characterized by zeta potential measurement. The reduction process with the alkali slurry provides the surface chemical reaction with sapphire atoms. The poly-urethane pad also provides the frictional force to take out the chemically-reacted surface layers. The surface roughness was measured by the atomic force microscope and the crystalline quality was characterized by the double crystal X -ray diffraction analysis.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.12 no.1
• /
• pp.27-34
• /
• 1999

We investigated the effect of mechanical back side damage in viewpoint of electrical and surface morphological characteristics in Czochralski silicon wafer. The intensity of mechanical damage was evaluated by minority carrier recombination lifetime by laser excitation/microwave reflection photoconductance decay technique, atomic force microscope, optical microscope, wet oxidation/preferential etching methods. The data indicate that the higher the mechanical damage degree, the lower the minority carrier lifetime, and surface roughness, damage depth and density of oxidation induced stacking fault increased proportionally.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2008.11a
• /
• pp.295-296
• /
• 2008

• Proceedings of the Korean Society of Laser Processing Conference
• /
• 2003.05a
• /
• pp.107-110
• /
• 2003

• Proceedings of the Optical Society of Korea Conference
• /
• 2006.02a
• /
• pp.111-112
• /
• 2006

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2002.11a
• /
• pp.77-77
• /
• 2002