• Journal of the Korean Vacuum Society
• /
• v.9 no.2
• /
• pp.102-109
• /
• 2000

It is difficult to meet the cleanliness requirement of $10^{10}/\textrm{cm}^2$ for the giga level device fabrication with mechanical cleaning techniques like scrubbing which is widely used to remove the particles generated during Chemical Mechanical Polishing (CMP) processes. Therefore, the second cleaning process is needed to remove metallic contaminants which were not completely removed during the mechanical cleaning process. In this paper the experimental results for the removal of the metallic contaminants existing on the wafer surface using remote plasma $H_2$ cleaning and UV/$O_3$ cleaning techniques are reported. In the remote plasma $H_2$ cleaning the efficiency of contaminants removal increases with decreasing the plasma exposure time and increasing the rf-power. Also the optimum process conditions for the removal of K, Fe and Cu impurities which are easily found on the wafer surface after CMP processes are the plasma exposure time of 1min and the rf-power of 100 W. The surface roughness decreased by 30-50 % after remote plasma $H_2$ cleaning. On the other hand, the highest efficiency of K, Fe and Cu impurities removal was achieved for the UV exposure time of 30 sec. The removal mechanism of the metallic contaminants like K, Fe and Cu in the remote plasma $H_2$ and the UV/$O_3$ cleaning processes is as follows: the metal atoms are lifted off by $SiO^*$ when the $SiO^*$is evaporated after the chemical $SiO_2$ formed under the metal atoms reacts with $H^+ \; and\; e^-$ to form $SiO^*$.

• Journal of the Microelectronics and Packaging Society
• /
• v.13 no.4
• /
• pp.77-84
• /
• 2006

Surface roughness and wafer-level thickness distribution of the non-cyanide Au bumps were characterized with variations of the electroplating current density and the bath temperature. The Au bumps, electroplated at $3mA/cm^{2}\;and\;5mA/cm^{2}$, exhibited the surface roughness of $80{\sim}100nm$ without depending on the bath temperature of $40^{\circ}C\;and\;60^{\circ}C$. The Au bumps, electroplated with $8mA/cm^{2}$ at $40^{\circ}C\;and60^{\circ}C$, exhibited the surface roughness of 800nm and $80{\sim}100nm$, respectively. Wafer-level thickness deviation of the Au bumps became larger with increasing the current density from $3mA/cm^{2}\;to\;8mA/cm^{2}$. More uniform thickness distribution of the Au bumps was obtained at a bath temperature of $60^{\circ}C$ than that of $40^{\circ}C$.

• Clean Technology
• /
• v.15 no.2
• /
• pp.69-74
• /
• 2009

A high-dose ion-implanted photoresist (HDIPR) was stripped off from the surface of a semiconductor wafer by using a mixture of supercritical carbon dioxide and a co-solvent. The additional ultrasonication improved the stripping efficiency remarkably and thus reduced the stripping time by supplying physical force to the substrate. We investigated the effect of co-solvents, co-solvent concentration, and stripping temperature and pressure on the stripping efficiency. The wafer surfaces before and after stripping were analyzed by scanning electron microscopy and by an energy dispersive X-ray spectrometer. The HDIPR could be stripped off completely in 3 min with 10%(w/w) acetone/sc$C0_2$ mixture at 27.6 MPa and 343 K.

• Transactions of the Korean Society of Mechanical Engineers
• /
• v.17 no.9
• /
• pp.2315-2328
• /
• 1993

The turbulence effect of particle deposition on a horizontal free-standing wafer in a vertical flow has been studied numerically by using the low-Reynolds-number k-.epsilon. turbulence model. For both the upper and lower surfaces of the wafer, predictions are made of the averaged particle deposition velocity and its radial distribution. Thus, it is now possible to obtain local information about the particle deposition on a free-standing wafer. The present result indicates that the particle deposition velocity on the lower surface of wafer is comparable to that on the upper one in the diffusion controlled deposition region in which the particle sizes are smaller than $0.1{\mu}m$. And it is found in this region that, compared to the laminar flow case, the averaged deposition velocity under the turbulent flow is about two times higher, and also that the local deposition velocity at the center of wafer is high equivalent to that the wafer edge.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.472.2-472.2
• /
• 2014

현재 결정질 실리콘 태양전지의 전 후면 전극의 형성은 스크린 프린팅 방법이 주를 이루고 있다. 스크린 프린팅 방법은 쉽고 빠르게 인쇄가 가능한 반면 단가가 높고 금속 페이스트에 첨가된 여러 혼합물에 의해서 전극과 기판 사이의 저항이 크다는 단점이 있다. 본 논문에서는 도금을 이용하여 태양전지의 전극을 형성한 후 태양전지의 전기적 특성을 비교하였다. 또한 단일반사방지막($SiN_x$) 증착 후 도금을 이용한 전극 형성 시 반사방지막의 pin-hole에 의해 전극 이외의 표면에 도금이 되는 ghost plating 현상이 발생하게 되는데, 이를 방지하기 위해 thermal oxidation을 이용하여 SiO2/SiNx 이중반사 방지막을 증착함으로써 ghost plating을 최소화 시켰다. Ni을 이용하여 전극과 기판 사이의 저항을 낮추었으며, 주요 전극은 Cu 도금을 사용함으로써 단가를 낮추었으며 마지막으로 Cu전극의 산화를 방지하기 위해 Ag을 이용하여 얇게 도금하였다. 실험에 사용된 Si 웨이퍼 특성은 p-형, $156{\times}156mm2$, $200{\mu}m$, $0.5{\sim}3.0{\Omega}{\cdot}cm$ 이다. 웨이퍼는 표면조직화, p-n접합 형성, 반사방지막 코팅을 하였으며 스크린 프린팅 방법을 이용해 후면 전극을 인쇄하고 열처리 과정을 통해 전극을 형성하였다. 이 후 전면에 레이저를 이용해 전극 패턴을 형성한 후 도금을 실행하여 태양전지를 완성하였다. 완성된 태양전지는 솔라 시뮬레이터, QE 및 TLM패턴을 이용하여 전기적 특성을 분석하였으며, SEM과 linescan, 광학현미경 등을 이용하여 전극을 분석하였다.

• Journal of the Korean Society for Precision Engineering
• /
• v.17 no.1
• /
• pp.129-137
• /
• 2000

In this paper, a new method of noncontact measurement has been developed for a 3 dimensional topography in semiconductor wafer, implementing a new optical probe based on the precision defocus measurement. The developed technique consists of the new optical probe, precision stages, and the measurement/control system. The basic principle of the technique is to use the reflected slit beam from the specimen surface, and to measure the deviation of the specimen surface. The defocusing distance can be measured by the reflected slit beam, where the defocused image is measured by the proposed optical probe, giving very high resolution. The distance measuring formula has been proposed for the developed probe, using the laws of geometric optics. The precision calibration technique has been applied, giving about 10 nanometer resolution and 72 nanometer of four sigma uncertainty. In order to quantitize the micro pattern in the specimen surface, some efficient analysis algorithms have been developed to analyse the 3D topography pattern and some parameters of the surface. The developed system has been successfully applied to measure the wafer surface, demonstrating the line scanning feature and excellent 3 dimensional measurement capability.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.334.1-334.1
• /
• 2016

다른 재료에 비해 에너지 변환 효율의 관점에서 높은 경쟁력을 가진 결정질 실리콘은 지난 수십 년 동안 그 특성이 태양전지 분야에 널리 이용되어 왔다. 하지만 결정질 실리콘 웨이퍼는 일반적으로 제조 단계에서 많은 양의 에너지를 소비하고 절단 단계에서 절단 손실(Kerf-loss)이 발생된다. Epoxy Resin을 이용한 Kerf-less Wafering은 초박형 실리콘 웨이퍼 제조 기술 중 하나로, 비교적 간단한 장비와 공정을 통하여 절단 손실 없이 $50{\mu}m$이하의 초박형 실리콘 웨이퍼를 얻을 수 있는 기술이다. 실리콘과 Epoxy Resin 간의 열팽창 계수 차이를 이용하여 초박형 실리콘을 박리 시키는 기술로, 실리콘 기판 위에 Epoxy Resin으로 stress inducing layer를 올려 공정을 진행한다. stress inducing layer를 경화시키는 열처리가 끝나고 급냉되는 과정에서 stress inducing layer에 의해 실리콘 기판에 큰 응력이 가해지게 되고 실리콘 기판에 crack이 발생된다. 공정이 계속 됨에 따라 발생된 crack은 실리콘 표면과 평행한 방향으로 전파 되고 초박형 실리콘 layer가 실리콘 기판에서 박리 된다. 본 실험에서 중요한 공정 변수로는 stress inducing layer의 구성성분 및 두께, 열처리 온도 및 시간, cooling rate 등이 있다. 이러한 공정 변수들을 조절 하여 Epoxy Resin을 이용하여 $100{\mu}m$ 이하의 박리된 wafer를 얻을 수 있었다. 박리된 wafer의 단면과 두께를 Scanning Electron Microscopy(SEM)을 통해 관찰 하였고, 이를 통해 초박형 실리콘 박리 공정에 대한 연구를 진행하였다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.8 no.4
• /
• pp.581-586
• /
• 1998

We investigated the effect of mechanical back side damage in Czochralski grown silicon wafer. The intensity of mechanical damage was evaluated by minority carrier recombination lifetime by laser excitation/microwave reflection photoconductivity decay method, degree of X-ray diffuse scattering, X-ray section topography, and wet oxidation/preferential etching methods. The data indicate that the higher the mechanical damage intensity, the lower the minority carrier lifetime, and the magnitude of diffuse scattering and X-ray excess intensity increased proportionally, and it was at Grade 1:Grade 2:Grade 3=1:7:18.4 that the normalized relative quantization ratio of excess intensity in damaged wafer was calculated, which are normalized to the excess intensity from sample Grade 1.

• The Journal of Bigdata
• /
• v.4 no.2
• /
• pp.61-71
• /
• 2019

Chemical Mechanical Planarization (CMP) process that planarizes semiconductor wafer's surface by polishing is difficult to manage reliably since it is under various chemicals and physical machinery. In CMP process, Material Removal Rate (MRR) is often used for a quality indicator, and it is important to predict MRR in managing CMP process stably. In this study, we introduce prediction models using machine learning techniques of analyzing time-series sensor data collected in CMP process, and the classification models that are used to interpret process quality conditions. In addition, we find meaningful variables affecting process quality and explain process variables' conditions to keep process quality high by analyzing classification result.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.291-291
• /
• 2011

플라즈마에 노출된 재료 표면의 온도 증가는 다음과 같은 요인에 의해서 결정된다. 이온의 충돌에 의한 역학적 에너지, 이온의 중성화, 라디칼의 안정화에 의한 에너지 방출(잠열, latent heat), 플라즈마에서 방출된 빛의 흡수. 이중 식각을 위한 기판 바이어스에 의해서 주로 결정되는 이온 충돌 에너지와 잠열의 방출이 300 mm wafer용 유도 결합 플라즈마 식각 장치에서 소스 전력과 바이어스 전력에 따라서 어떻게 변화하는지 전산 유체 역학 모사 프로그램인 CFD-ACE를 이용하여 상용 식각 장비인 AMAT사의 DPS II를 대상으로 온도 분포의 변화를 계산하였다. 실험 결과와 비교를 위하여 다섯 곳에(상, 하, 좌, 우, 중심) 열전대를 부착한 온도 측정 웨이퍼를 기판의 위치에 설치하고 여러 가지 실험 조건에 대해서 온도의 변화를 측정하였다. Ar 10 mTorr에서 2열 병렬 안테나의 전력을 300 W에서 시간에 따른 온도의 변화를 측정하였다. 이때 wafer의 평균 온도는 $28.9^{\circ}C$에서 $150^{\circ}C$까지 12분 내에 상승하였으며 최고 온도에 도달한 다음에는 거의 일정하게 유지 되었다. Si의 식각에서 온도의 영향을 가장 크게 받는 반응은 F 라디칼에 의한 Si의 직접 식각이며 Arrhenius 식의 형태로 표현하면 0.116*exp (-1250/T)의 형태로 된다. 문헌에 보고된 계수를 이용해서 $29^{\circ}C$의 식각 속도와 플라즈마에 의한 가열 최고 온도인 $150^{\circ}C$ 때의 값을 비교해보면 3.3배의 차이가 난다. 따라서 4%내의 식각 균일도를 목표로 하는 폴리 실리콘 게이트 식각 장비의 설계에서는 플라즈마에 의한 가열 불균일을 상쇄 할 수 있는 히터와 냉각 구조의 최적 설계가 필요하다.