• Journal of Welding and Joining
• /
• v.29 no.3
• /
• pp.19-26
• /
• 2011

본 논문에서는 액체의 표면장력을 이용하여 복수의 KGD 들을 웨이퍼 상태에서 일괄접합함으로써, 높은 수율의 삼차원적층칩을 빠른 생산성으로 제작할 수 있는, 고속 고정밀 접합기술인 자기조직화정합 (Selfassembly) 기술에 대해 소개를 하였다. 본 연구실에서 개발한 self-assembly 기술을 적용하여 5mm 각(角) 크기의 칩 500개를 1초 이내에 평균 $0.5{\mu}m$ 정도의 높은 정밀도로 8인치 웨이퍼상에 일괄접합시키는데 성공하였다. Self-assembly 기술에 의한 삼차원 칩 적층방식은, 기존의 pick-and-place 적층방식에서 높은 정밀도의 접합특성을 확보하는데 필요한 공정시간을 혁신적으로 단축하는 것이 가능하고, 웨이퍼 레벨에서 복수의 KGD 들을 일괄접합하는 것이 가능하므로, 향후 TSV 기술의 양산화를 실현하는데 적합한 고속 고정밀 접합 기술로서 기대가 크다. 현재 본 연구실에서는 두께가 $50{\mu}m$ 이하의 얇은 LSI 칩 및 메탈범프가 형성된 LSI 칩 등을 이용하여, self-assembly 기술에 의한 삼차원 적층형 집적회로 구현을 위한 접합기술을 개발 중에 있다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2004.05a
• /
• pp.112-117
• /
• 2004

본 연구에서는 쏠더를 이용한 새로운 웨이퍼 레벨 실장 기술을 제안하였고 순수 주석도금이 쏠더로서 이용되었다. 제안된 실장 기술의 가장 큰 차별성은 레고 조립처럼 어셈블리 한 후에 쏠더 리프로우를 통해 측면 접합한다는 것이다. 이런 측면 접합 기술은 기본적으로 표면 상태에 매우 둔감하다는 장점과 비아를 통한 전기적 연결 시 끝 단의 노칭(notching)에 의한 전기적 연결 끊김 문제를 해결할 수 있다. 접합강도는 전단 응력을 측정하여 평가하였고, 실장의 기밀성(Hermeticity)는 가압 헬륨 측정법을 통해서 평가되었다. 실험결과로부터 본 실장 기술은 고 수율 웨이퍼 레벨 실장 기술의 대안이며 실행 가능함을 확인할 수 있었다.

• Journal of the Korean Vacuum Society
• /
• v.19 no.2
• /
• pp.114-120
• /
• 2010

Conventional surface texturing in crystalline silicon solar cell have been use wet texturing by Alkali or Acid solution. But conventional wet texturing has the serious issue of wafer breakage by large consumption of wafer in wet solution and can not obtain the reflectance below 10% in multi crystalline silicon. Therefore it is focusing on RIE texturing, one method of dry etching. We developed large scale plasma RIE (Reactive Ion Etching) equipment which can accommodate 144 wafers (125 mm) in tray in order to provide surface texturing on the silicon wafer surface. Reflectance was controllable from 3% to 20% in crystalline silicon depending on the texture shape and height. We have achieved excellent reflectance below 4% on the weighted average (300~1,100 nm) in multi crystalline silicon using plasma texturing with gas mixture ratio such as $SF_6$, $Cl_2$, and $O_2$. The texture shape and height on the silicon wafer surface have an effect on gas chemistry, etching time, RF frequency, and so on. Excellent conversion efficiency of 16.1% is obtained in multi crystalline silicon by RIE process. In order to know the influence of RF frequency with 2 MHz and 13.56 MHz, texturing shape and conversion efficiency are compared and discussed mutually using RIE technology.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2013.05a
• /
• pp.133-134
• /
• 2013

본 연구는 비전도성 소재 상에 무전해 동도금(Electroless Copper)시 수행되는 씨앗층이나 촉매공정 없이 직접 구리 석출물을 얻는 방법 중 하나에 관한 연구이다. 실리콘 웨이퍼상에 확산방지를 위한 Ta 금속확산방지(Metal barrier)막층 형성 후 무전해 동도금에 침지 후 최소한의 전류를 인가한 결과 균일한 구리피막을 얻을 수 있었으며, 표면 및 단면 조직 분석결과 이를 확인할 수 있었다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2011.05a
• /
• pp.187.2-187.2
• /
• 2011

태양광산업의 value chain중 up-stream쪽인 고순도 실리콘산업은 셀, 모듈, 시스템 쪽에 비하여 영업 이익률이나 부가가치 측면에서 매우 높은 성장성을 현재 보여주고 있으며 최근 원자력산업의 안전성 문제가 대두됨으로 인하여 태양광수요가 전 세계적으로 증대되는 경향을 나타내어 태양광용 실리콘의 수요가 확대됨과 아울러 spot시장에서의 가격 또한 상승하고 있다. 이런 관점에서 잉곳 및 웨이퍼 가공 중에 발생하는 고순도 실리콘 폐기물의 재활용 이 다시 주목받고 있다. 태양전지 웨이퍼(wafer)용 소재는 6N급 이상의 결정질 실리콘 잉곳(ingot)이 주를 이루며, 고효율의 셀을 제조하기 위해서 단결정 실리콘 잉곳이 많이 사용된다. 실리콘 단결정을 육성하는 방법에는 Floating zone 법, Czochralski 법, Bridgeman 법, CVD 등 매우 다양하다. 이 중 Czochralski 법은 전체 생산량의 대부분을 차지하고 있는 방법으로, 용융액에서 결정을 인상하여 ingot을 제작하는 방법이다. 그러나 대량의 전기에너지를 소비하여 제작되는 고순도의 실리콘 단결정 잉곳은 후 가공공정에서 그 절반 이상이 분말(powder) 및 슬러지(sludge)로 폐기되므로, 자원의 재활용 및 환경오염 측면에서 주요과제가 되고 있다. Czochralski 법으로 제작된 ingot의 경우 그 표면이 매끄럽지 못하여, 웨이퍼 단위의 가공 시 형태가 진원이 될 수 있도록 표면을 미리 연마(grinding)하는데, 이때에도 미세 분말이 다량 발생하게 된다. 본 연구에서는 이러한 고순도 단결정 실리콘 ingot의 연마 가공공정에서 발생한 미세 분말을 용해하여 보았다. 진공 챔버(chamber) 내부에 유도가열 코일과 냉도가니로 구성된 장비를 통해 전자기유도가열을 이용하여 실리콘 분말 폐기물을 용해하고, 그 시편을 ICP-MS 및 비저항 측정을 통해 분말 의 특성을 조사하여 재활용 가능성을 검토해 보았다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.302.2-302.2
• /
• 2016

알루미늄 산화막 스퍼터링 공정 중 타겟이 반응성이 있는 산소와 결합하여 산화되는 타겟 오염은 증착 효율의 감소[1]와 방전기 내 아크 발생을 촉진[2]하여 이를 억제하는 방법이 연구되어 왔다. 본 연구에서는 알루미늄 산화막 증착 공정 중 타겟 오염 현상이 기판에 증착된 알루미늄 산화막 특성이 미치는 영향을 분석하였다. 실험에는 알루미늄 타겟이 설치된 6 인치 웨이퍼용 직류 마그네트론 스퍼터링 장치를 활용하였다. 위 장치에서 공정 변수 제어를 통해 타겟 오염 현상의 진행 속도를 제어하였다. 공정 중 타겟 오염 현상을 타겟 표면 알루미나 형성에 따른 전압 강하로 관찰하였고 타겟 오염에 의한 플라즈마 변화를 원자방출분광법을 통해 관찰하였다. 이 때 기판에 증착 된 알루미나 박막의 화학적 결합 특성을 XPS depth로 측정하였으며, 알루미나 박막의 두께를 TEM을 통해 측정하였다. 측정 결과 타겟 오염 발생에 의해 공정 중 인가 전압 감소와 타겟 오염에 소모된 산소 신호의 감소가 타겟 오염 정도에 따라 변동되었다. 또한 공정 중 타겟 오염 정도가 클수록 기판에 증착한 막과 실리콘 웨이퍼 사이에 산소와 실로콘 웨이퍼의 화합물인 산화규소 계면의 형성 증가됨을 확인했다. 위 현상은 타겟 오염 과정 중 발생하는 방전기 내 산소 분압 변화와 막 증착 속도 변화가 산소의 실리콘 웨이퍼로의 확산에 영향을 준 것으로 해석되었다. 위 결과를 통해 스퍼터링 공정 중 타겟 오염 현상이 기판에 증착 된 알루미나 막 및 계면에 미치는 영향을 확인하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.20 no.1
• /
• pp.7-13
• /
• 2013

3D stacked IC is one of the promising candidates which can keep Moore's law valid for next decades. IC can be stacked through various bonding technologies and they were reviewed in this report, for example, wafer direct bonding and atomic diffusion bonding, etc. As an effort to reduce the high temperature and pressure which were required for high bonding strength in conventional Cu-Cu thermo-compression bonding, surface activated bonding, solid liquid inter-diffusion and direct bonding interface technologies are actively being developed.

• Journal of the Korean Vacuum Society
• /
• v.19 no.4
• /
• pp.314-318
• /
• 2010

We fabricated a plasma texturing for multi-crystalline silicon cells using reactive ion etching (RIE). Multi-crystalline Si cells have not benefited from the cost-effective wet-chemical texturing processes that reduce front surface reflectance on single-crystal wafers. Elimination of plasma damage has been achieved while keeping front reflectance to extremely low levels. We will discuss reflectance, quantum efficiency and conversion efficiency for multi-crystalline Si solar cell by each RIE process conditions.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.438-438
• /
• 2012

은(Ag) 또는 금(Au) 입자를 촉매로 이용하여 습식식각을 통해 선택적으로 짧은 시간동안 단결정 실리콘 웨이퍼의 표면을 텍스쳐링하여 반사방지막 특성을 효과적으로 얻을 수 있다. 일반적으로 금속입자는 주로 금속 이온이 포함된 용액이나, 전기증착법을 통해서 실리콘 웨이퍼 표면에 형성시켰지만, 금속입자의 크기와 분포를 조절하기 어려웠다. 하지만, 최근 진공장비를 이용하여 열증발증착법(thermal evaporation)과 급속열처리법(rapid thermal annealing)을 통해서 금속입자를 대면적으로 크기와 분포를 균일하게 조절할 수 있다. 이러한 현상은 열적 비젖음(thermal dewetting) 현상에 의해 실리콘 표면위에 증착된 금속 박막으로부터 나노입자로 형성할 수 있다. 본 연구에서는 실리콘 (100)기판위에 다양한 크기의 은 또는 금 나노입자를 형성시켜 식각용액에 짧은 시간동안 담그어 식각하여, 텍스쳐링 효과와 반사방지(antireflection) 특성을 분석하였다. 실험을 위해 각각 은 또는 금 박막을 열증발증착법을 이용하여 ~3-8 nm의 두께로 형성시켰으며, 급속가열장치를 이용하여 $500^{\circ}C$에서 5분 동안 열처리하였다. 그리고 탈이온수(de-ionized water)에 불화수소와 과산화수소가 혼합된 식각용액에 1-5분 동안 습식식각을 하였다. 각각의 텍스쳐링 된 샘플의 식각의 상태와 깊이를 관찰하기 위해 field emission scanning electron microscopy (FE-SEM)을 이용하여 측정하였으며, UV-vis-NIR spectrophotometer를 이용하여 300 nm에서 1,200 nm의 반사특성을 분석하였다. 또한 RCWA (rigorous coupled wave analysis) 시뮬레이션을 이용하여 텍스쳐링 된 기하학적구조에 대하여 반사방지막 특성을 이론적으로 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.569-569
• /
• 2013

대부분의 태양전지 공정은 퍼니스와 레이저 도핑 공정이 중요한 공정 중 하나다. 퍼니스 도핑공정의 경우 저농도 도핑영역에 선택적으로 고농도 도핑영역을 형성하기가 일반적으로 어렵다. 레이저를 사용한 선택적 도핑의 경우 고가의 레이저 장비가 요구되어지며, 레이저 도핑 후 고온의 에너지로 인한 웨이퍼의 구조적 손상 문제를 야기한다. 본 연구는 저가이면서 새로운 구조의 대기압 플라즈마 제트를 개발하였고, 이를 통한 선택적 도핑에 관한 연구를 하였다. 대기압 플라즈마 제트는 Ar 가스를 주입하여 저주파(1~100 kHz) 전원을 인가하여 플라즈마를 발생시키는 구조로 제작하였다. 웨이퍼는 P-type shallow 도핑 된(120 Ohm/square) PSG (Phosphorus Silicate Glass)가 제거되지 않은 웨이퍼를 사용하였다. 대기압 플라즈마 도핑 공정 처리시간은 15 s, 30 s, 플라즈마 발생 전류는 40 mA, 70 mA로 처리하였다. 웨이퍼의 도핑프로파일은 SIMS (Secondary Ion Mass Spectroscopy)측정을 하여 분석을 진행하였으며, 도핑 후 도핑프로파일을 통하여 면저항등 전기적 특성을 파악하였다. 도펀트인 PSG (Phosphorus Silicate Glass)에 대기압 플라즈마 제트로 도핑공정을 처리한 결과 전류가 상승함에 따라, 도핑 처리시간이 길어짐에 따라서 도핑깊이가 깊어지고, 면저항이 낮아짐을 확인하였다. 대기압 플라즈마 도핑 후 웨이퍼의 구조적 손상파악을 위한 SEM (Secondary Emission Microscopy) 측정결과 도핑 전과 후 웨이퍼의 표면구조는 차이가 없음을 확인하였다.