• Resources Recycling
• /
• v.17 no.4
• /
• pp.66-76
• /
• 2008

Silicon wafer is used in making semiconductor device of various forms in the semiconductor industry. Silicon wafer is produced by cutting silicon ingot and sludge containing silicon results from cutting process. The amount of silicon sludge is increasing owing to the usage of semiconductor device in many industry sectors. These days the recycling technologies of the waste silicon sludge has been widely studied from view point of economy and efficiency. In this study, patents on the recycling technologies of the waste silicon sludge were analyzed. The range of search was limited in the open patents of USA, European Union, Japan, and Korea up to september, 2007. Patents were collected using key-words and filtered by filtering criteria. The trend of the patents was analyzed by the years, countries, companies, and technologies.

• Journal of Sensor Science and Technology
• /
• v.9 no.5
• /
• pp.334-340
• /
• 2000

This paper presents the fabrication of a micro electromagnetic flow sensor for the liquid flow rate measurement. The micro electromagnetic flow sensor has some advantages such as a simple structure, no heat generation, a rapid response and no pressure loss. The principle of the micro electromagnetic flow sensor is based on Faraday's law. If conductive fluid passes through a magnetic field, the electromotive force is generated and detected by two electrodes on the wall of the flow channel. The flow sensor consists of two permanent magnets and a silicon flow channel with two electrodes. The dimension of the flow sensor is $9\;mm\;{\times}\;9\;mm\;{\times}\;1\;mm$. The micro flow channel is mainly fabricated by anisotropic etching of two silicon wafers, and the detection electrodes are fabricated by metal evaporation process. The characteristic of the fabricated flow sensor is obtained experimentally. When the flow rates of water with the conductance of $100-200\;{\mu}S/cm$ are 9.1 ml/min and 62 ml/min, the generated electromotive forces are $261\;{\mu}V$ and 7.3 mV, respectively.

• Clean Technology
• /
• v.24 no.3
• /
• pp.157-165
• /
• 2018

In this study, the removal of $Si_3N_4$ particles from the surface of a silicon wafer was investigated by using supercritical carbon dioxide, the IPA co-solvent and cleaning additive chemicals. First, the solubility of several surfactants and binders in supercritical carbon dioxide solubility and particle dispersibility in the binders were evaluated in order to confirm their suitability for the supercritical cleaning process. Particle removal experiments were carried out with adjusting various process parameters and reaction conditions. The surfactants used in the experiment showed little particle removal effect, producing secondary contamination on the surface of wafers. On the other hand, 5 wt% (with respect to $scCO_2$) of the cleaning additive mixture of trimethyl phosphate, IPA, and trace HF resulted in 85% of particle removal efficiency after $scCO_2$ flowing for 4 minutes at $50^{\circ}C$, 2000 psi, and the flow rate of $15mL\;min^{-1}$.

• Journal of the Korean Vacuum Society
• /
• v.19 no.4
• /
• pp.314-318
• /
• 2010

We fabricated a plasma texturing for multi-crystalline silicon cells using reactive ion etching (RIE). Multi-crystalline Si cells have not benefited from the cost-effective wet-chemical texturing processes that reduce front surface reflectance on single-crystal wafers. Elimination of plasma damage has been achieved while keeping front reflectance to extremely low levels. We will discuss reflectance, quantum efficiency and conversion efficiency for multi-crystalline Si solar cell by each RIE process conditions.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.75-75
• /
• 2000

플라즈마 화학증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 양질의 Si3N4 금속-유전막-금속(Metal-Insulator-Metal, MIM) 커페시터를 구현하였다. Fig.1에 나타낸 바와 같이 p형 실리콘 웨이퍼의 열 산화막 위에 1%의 실리콘을 함유하는 알루미늄을 스퍼터링으로 증착하여 전극을 형성하고 두 전극사이에 Si3N4 박막을 증착하여 MIM구조의 박막 커패시터를 제조하였다. Si3N4 유전막은 150Watt의 RF 출력하에서 반응 가스 N2/SiH4/NH3를 각각 300/10/80 sccm로 흘려주어 전체 압력을 1Torr로 유지하면서 40$0^{\circ}C$에서 플라즈마 화학증착법을 이용하여 증착하였으며, Al과 Si3N4 층의 계면에는 Ti과 TiN을 스퍼터링으로 증착하여 확산 장벽으로 이용하였다. 각 시편의 커패시턴스 및 바이어스 전압에 따른 누설 전류의 변화는 LCR 미터를 이용하여 측정하였고 각 시편의 커패시턴스 및 바이어스 전압에 따른 누설 전류의 변화는 LCR 미터를 이용하여 측정하였고 각 시편의 유전 특성의 차이점을 미세구조 측면에서 이해하기 이해 극판과 유전막의 단면 미세구조를 투과전자현미경(Transmission Electron Microscope, TEM)을 이용하여 분석하였다. 유전체인 Si3N4 와 전극인 Al의 계면반응을 억제시키기 위해 TiN을 확산 장벽으로 사용한 결과 MIM커패시터의 전극과 유전체 사이의 계면에서는 어떠한 hillock이나 석출물도 관찰되지 않았다. Fig.2와 같은 커패시턴스의 전류-전압 특성분석으로부터 양질의 MIM커패시터 특성을 f보이는 Si3N4 의 최소 두께는 500 이며, 그 두께 미만에서는 대부분의 커패시터가 전기적으로 단락되어 웨이퍼 수율이 낮아진다는 사실을 알 수 있었다. TEM을 이용한 단면 미세구조 관찰을 통해 Si3N4 층의 두께가 500 미만인 커패시터의 경우에 TiN과 Si3N4 의 계면에서 형성되는 슬릿형 공동(slit-like void)에 의해 커패시터의 유전특성이 파괴된다는 사실을 알게 되었으며, 이러한 슬릿형 공동은 제조 공정 중 재료에 따른 열팽창 계수와 탄성 계수 등의 차이에 의해 형성된 잔류응력 상태가 유전막을 기준으로 압축응력에서 인장 응력으로 바뀌는 분포에 기인하였다는 사실을 확인하였다.

• Proceedings of the KSME Conference
• /
• 2007.05b
• /
• pp.2032-2037
• /
• 2007

Numerical analysis was conducted to investigate the atomic layer deposition(ALD) of silicon nitride using silane and ammonia as precursors. The present study simulated the surface reactions for as-deposited $Si_3N_4$ as well as the kinetics for the reactions of $SiH_4$ and $NH_3$on the semiconductor wafer. The present numerical results showed that the ALD process is dependent on the activation constant. It was also shown that the low activation constant leads to the self-limiting reaction required for the ALD process. The inlet and wafer temperatures were 473 K and 823 K, respectively. The system pressure is 2 Torr.

• JOURNAL OF ELECTRICAL WORLD
• /
• s.259
• /
• pp.70-77
• /
• 1998

미쓰비시전기는 제3세대 16비트 D램을 비롯한 0.4$\mu$m이하의 디자인룰을 갖는 ULSI를 대상으로, 직경 200mm웨이퍼 프로세스기술을 포함한 제조기술을 개발하여, 일본 국내, 대만, 독일에 양산공장을 전개하였다. 생산성이 우수한 디바이스/프로세스기술을 기반으로 저비용의 청정실 건설, 급수 등을 포함한 동력설비, 공장 자동화(FA), 컴퓨터제어식 제조공정(CIM), 북이단지구에있는 미쓰비시전기의 반도ㅔ개발거점과 각 공장간을 맺는 정보네트워크, 나아가 제조장치에 대한 철저한 저발진화와 결함관리를 위해 동사의 기술을 결집하여 생산성이 매우 높은 반도체양산공장을 글로벌하게 전개하였다. 우선 태본공장 최첨단 반도체라인(KD동)을 아주 짧은 기간에 가동시키는 소위 ''수직기동''을 실현하였다. 다음에 태본공장 KD동을 ''마더(Mother)공장''으로 하여 그대로 기술이전하는 ''Copy Exactly''라는 방법으로 이들 기술을 세계적으로 전개한 결과 대만에 있는 합병회사인 PS(Powerchip Semiconductor corporation)와 독일에 있는 생산회사 MSE(Mitsubishi Semiconducter Europe, GmbH)에서도 최첨단 반도체공장의 수직기동에 성공하였다. 이 공장은 0.25$\mu$m이후의 제품에도 대응가능하며 태본공장 KD동은 64M비트 D램으로 제품을 전환해가고 있다. 그렇게 하여 이들 공장과 개발거점을 네트워크호하여 다국적 기업에 걸맞는 세계적인 ULSI의 양산체제를 구축하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.282-282
• /
• 2012

본 연구에서 SiOC 박막을 제작하기 위해서 RF 마그네트론 스퍼터링법을 이용하여 유량별 RF 파워의 변화에 따라서 AZO 박막을 성장시켰으며 박막의 광학적 특성을 조사하였고 투명 전도성 박막으로써 AZO 박막을 SiOC 박막 위에 성장시켜서 광학적인 특성을 조사하였다. Si 웨이퍼의 종류에 따라서 광학적인 특성에 조금의 변화가 있는 것을 확인하였으며, n-type Si의 경우 electron transition에 의한 emission 특성이 달라지는 것에 비하여 상대적으로 p-type Si의 경우 변화가 거의 없는 것으로 나타났다. 일반적으로 사용되는 SiO2 산화막 위에 증착한 AZO 박막에 비하여 SiOC 박막 위에 증착할 경우 빛의 흡수가 많이 일어나는 것을 확인할 수 있었으며, AZO/SiOC 박막의 반사도 역시 많이 감소하였으며, 이러한 전기적인 특성은 태양전지에서 전면전극으로 사용할 경우 반사방지막으로서의 특징도 나타낸다는 것을 의미한다. 스퍼터 방법에 의한 증착법은 낮은 온도에서도 공정이 가능하다는 장점이 있으며, 절연특성이 우수한 SiOC 박막을 AZO 박막의 보호막으로 사용할 경우 용도에 따라서 우수한 특성을 나타낼 수 있음을 확인하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 1997.10a
• /
• pp.1508-1511
• /
• 1997

In this paper, design parameters of Rapid Thermal Processing(RrW) to minimize the wafer tempera ture uniformity errors are proposed. 1,anip ling positions and the wafer height are important parameters for waf er temperature uniformity in R'I'P. We propose the method to seek lamp ling positions and the wafer height for optimal temperature uniformity. l'he ~~roposed method is applied to seek optimal lamp ling positions and the waf er height of 8 inch wafer. 'I'o seek the optimal lamp ling positions and the wafer height, we var\ulcorner. lamp ling 110s itions and the wafer height and then formulate the wafer temperature uniformity problem to the linear programmi ng problem. Finally, it is shown that the wafer temperature uniformity in RI'I' designed by optimal prarneters is improved to comparing with Ii'l'P designed by the other method.

• Journal of Institute of Control, Robotics and Systems
• /
• v.5 no.4
• /
• pp.481-488
• /
• 1999

A thermal model based on the chamber geometry of the industry-standard AST SHS200MA rapid thermal processing system has been developed for the study of thermal uniformity and process repeatability thermal model combines radiation energy transfer directly from the tungsten-halogen lamps and the steady-state thermal conducting equations. Because of the difficulties of solving partial differential equation, calculation of wafer temperature was performed by using finite-difference approximation. The proposed thermal model was verified via titanium silicidation experiments. As a result, we can conclude that the thermal model show good estimation of wafer surface temperature distribution.