• 제목/요약/키워드: 용정차

검색결과 57건 처리시간 0.02초

열차의 정위치 정차용 주파수의 PWM 생성 알고리즘과 시스템 구현 (Implementation algorithm and system for generating PWM frequency for berthing the train at station)

  • 한은택;박창식;김익재;신동규
    • 인터넷정보학회논문지
    • /
    • 제24권5호
    • /
    • pp.37-50
    • /
    • 2023
  • 일반적으로 정밀하고 안정적인 주파수 합성 방법으로 PLL이나 DDS가 주로 사용된다. 안정적인 동작을 위하여 FPGA를 사용하여 PWM 주파수 발생 알고리즘을 설계하고 구현하였다. 이는 목표한 주파수의 8,192배의 주파수를 만든 후 D 플립플롭을 13회 진행하여 1Hz 단위의 정밀도로 다수의 주파수를 발생시킬 수 있도록 하는 알고리즘이며 고안된 알고리즘을 이용하여 열차의 정위치 정차용 버싱 시스템에 적용한 제품을 개발하여 기존 운영시스템과 교체 시험을 하여 주파수 발생의 정확도 측면에서 성능의 우수함을 확인하였다.

상업용 공기정화기 사용 차량 내 휘발성 유기물질 수준 (Volatile Organic Compound Levels inside Vehicles using Commercial Air Cleaning Devices)

  • Wan-Kuen Jo;Kun-Ho Park
    • 한국환경과학회지
    • /
    • 제6권6호
    • /
    • pp.659-670
    • /
    • 1997
  • 차량 내부의 높은 휘발성 유기물질 농도와 이들 휘발성 유기물질의 독성 때문에 휘발성 유기물 질에 대한 차량 내부에서의 노출이 주요한 관심을 받고 있다. 본 연구에서는 115회의 도시 지역 (대구 광역시) 출퇴근과 9회의 정차 실험을 통해 상업용 공기정화기의 6 종류 휘발성 유기물질에 대한 제거 효율이 평가되었다. 네 종류의 운전 조건에서 수행된 정차 및 출퇴근 연구 결과, 본 연구에서 이용된 두 개의 시중 시판 차량용 공기정화기는 휘발성 유기물질에 대해 제거 효율이 없는 것으로 나타났다. 벤젠을 제외한 다섯 종류의 휘발성 유기물질의 농도는 최근 차량보다 오래된 차량 내부에서 높게 나타났다 (p<0.05). 본 연구에서 측정된 벤젠과 톨루엔의 평균 농도는 로스앤젤레스에서 측정된 값과 유사하게 나타났고, 그 이외의 미국내 비교지역의 측정 값보다는 높게 나타났다. 휘발성 유기물질에 대한 노출 및 해당 발암 위해성은 차량 내부에서 실외 공기의 약 8배 정도 높게, 그리고 실내 공기의 약 절반 정도로 산정 되었다.

  • PDF

LabView를 이용한 자동차 제동시험 S/W 구현 (Implementation of Software for the Brake Test in the Vehicle using the LabView)

  • 강준환;김선형
    • 한국정보통신학회논문지
    • /
    • 제12권4호
    • /
    • pp.752-757
    • /
    • 2008
  • 본 논문은 자동차의 정차 또는 주행 중 다양한 조건으로 제동 거리와 제동 안정성 시험을 할 수 있는 제동시험용 계측 S/W를 개발하였다. 본 논문에서 구현한 자동차 제동시험 용 계측 S/W는 제동시험에 대한 객관성을 확보하고, 제동시험에 대한 반복 재현성을 확보하여 현재 세계 각 국에서 실시하고 있는 다양한 제동 거리와 제동 안정성 시험에 적용할 수 있다. 자동차 제동시험용 계측기를 자동차에 장착하여, 정차 상태와 주행 중에 신차평가제도(NCAP)의 시험 조건과 자동차 제작사인 A, B사의 자체 시험조건에 맞추어 제동 거리와 제동 안정성 시험을 하였고, 모든 시험 조건에 맞는 시험을 할 수 있었으며, 보다 가혹한 시험 조건에도 적용해 봄으로써 차후 시험 조건이 변경 될 경우에도 본 논문에서 제작한 계측 S/W의 적용 가능성을 확인하였다.

지역간 철도의 노선계획 최적화 모형 (Line Planning Optimization Model for Intercity Railway)

  • 오동규;고승영;강승모
    • 대한교통학회지
    • /
    • 제31권2호
    • /
    • pp.80-89
    • /
    • 2013
  • 본 연구는 지역간 여객 철도의 노선계획을 최적화하는 방법에 관한 연구이다. 본 연구의 노선계획 모형은 다양한 차종이 운용되는 철도노선에서 이용자비용(이용자의 총 통행시간)과 운영자비용(열차 운행비용, 유지 보수비용, 차량 구입비용)의 합을 최소화하고자 하는 혼합정수계획 수리모형으로 구축되었고, 모형의 해법으로 분기한정법이 사용되었다. 수요의 변화, 열차 속도의 변화, 정차스케줄 수의 변화 등에 대한 민감도 분석 결과도 제시하였고, 국내 경부선의 사례연구를 통하여 각 열차차종의 차종별 수요 분할 뿐만 아니라 최적 정차스케줄과 운행빈도를 동시에 산출할 수 있음을 보여주었다. 본 연구의 모형과 결과는 열차 운영 전략을 수립하거나 새로운 철도 시스템의 효율성을 분석하거나 이용자 운영자의 사회적 비용을 산정하는 경우 등에 적용될 수 있다.

경량전철 신호제어시스템 시험평가 방법 (The test evaluation process for the AGT(Automatic Guided Transit) Signalling System)

  • 윤용기;최규형;정락교
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
    • /
    • pp.265-267
    • /
    • 2003
  • 무인자동운전으로 운행되는 경량전철시스템을 시험선에 구축함에 무선통신을 기반으로 하는 신호 제어시스템의 시험평가내용을 정의하였다. 특히 자동열차제어를 담당하는 장치의 시험평가를 길이있게 다루었다. ATO컴퓨터의 시험평가에는 정차시험 및 역구내용주행시험으로 구분하여 시험종류 및 방법을 기술하였다. CBTC역컴퓨터에 대해서는 시스템구축에서부터 안전성 가용률평가까지의 시험절차 및 이에 필요한 평가설비구성을 논하였다.

  • PDF

IEEE 802.11a Wireless Lan CODEC 칩 설계 (IEEE 802.11a Wireless Lan CODEC Chip Design)

  • 변남현;조영규;정차근
    • 융합신호처리학회 학술대회논문집
    • /
    • 한국신호처리시스템학회 2003년도 하계학술대회 논문집
    • /
    • pp.197-200
    • /
    • 2003
  • 본 논문에서는 IEEE 802.11a 무선 LAN 용 CODEC 회로를 설계하고, VHDL 코딩과 FPGA에 의한 회로설계 검증에 관해 기술한다. IEEE 802.lla WLAN CODEC의 구조는 크게 데이터 보호를 위한 스크램블러/디스크램블러, 채널 에러에 대한 정보보호를 위한 Convolutional 부호기와 Viterbi 복호기로 구성된 채널 코덱, 그리고 연집에러를 랜덤 에러로 변화시키는 인터리버/디인터리버로 구성된다. 본 논문에서는, 이와 같은 CODEC의 각 부분을 하드웨어로 구현하기 위한 새로운 회로구성을 제안하고, 그 성능을 VHDL 코딩에 의한 시뮬레이션과 FPGA에 의한 하드웨어 검증 결과를 제시한다.

  • PDF

IEEE 802.11a WLAN용 CODEC 회로 설계 (A Circuit Design of CODEC for the IEEE 802.11a WLAN)

  • 조영규;변남현;정차근
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (C)
    • /
    • pp.442-444
    • /
    • 2003
  • 본 논문에서는 IEEE 802.113 무선 LAN 용 CODEC 회로를 설계하고, VHDL 코딩 과 FPGA에 의한 회로설계 검증에 관해 기술한다. IEEE 802.11a WLAN CODEC의 구조는 크게 데이터 보호를 위한 스크램블러/디스크램블러, 채널 에러에 대한 정보보호를 위한 Convolutional 부호기와 Viterbi 복호기로 구성된 채널 코덱, 그리고 연집에러를 랜덤 에러로 변화시키는 인터리버/디인터 리버로 구성된다. 본 논문에서는, 이와 같은 CODEC의 각 부분을 하드웨어로 구현하기 위한 새로운 회로구성을 제안하고, 그 성능을 VHDL 코딩에 의한 시뮬레이션과 FPGA에 의한 하드웨어 검증 결과를 제시한다.

  • PDF