• 한국조명전기설비학회지:조명전기설비
• /
• 제8권2호
• /
• pp.41-45
• /
• 1994

본 논문은 MRA PWM 기법을 응용한 Sub-MRA PWM 기법을 디지털 신호 처리용 프로세서를 이용하여 구현하였다. Sub-MRA PWM기법을 디지털 신호처리 함으로서 아날로그의 불안정한 요소를 감소시킬 수 있었다. 이를 검증하기 위하여 시뮬레이션을 통하여 고조파를 분석하였다. 디지털 제어의 단점인 시간 지연은 고속 연산을 이용하여 극소화 할 수 있었다. 그러므로, 유도, 전동기를 실시간으로 제어할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.510-513
• /
• 2007

가변길이 부호는 많은 이미지 및 영상 표준에서 폭넓게 사용되는 기법이다. 특히 국제 표준인 JVT와 중국 A/V 표준인 AVS는 엔트로피 코딩을 수행하기 위해 Exp-Golomb 코드에 기반한 UVLC(Universal Variable Length Code)를 채용하고 있다. 본 논문에서는 H.264/AVC의 엔트로피 코딩에서 사용되는 Exp-Golomb CODEC의 하드웨어 구현에 대해 연구하였다. 식의 간략화로 구현하기 어려운 log함수와 거듭제곱 연산을 하지 않으며, 첫 번째 1 검출기와 누산기 제어에 의한 배럴 쉬프터를 통하여 별도의 시간 지연 없이 부호화 및 복호화가 되도록 설계하였다. Xilinx ISE툴을 사용하여 합성하고, 보드 수준에서 PCI인터페이스를 사용하여 검증하였다. 본 논문에서 설계된 Exp-Glomb CODEC은 H.264/AVC 및 AVS와 같은 분야에서 응용이 가능할 것으로 예견된다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 추계학술발표논문집 (하)
• /
• pp.2329-2332
• /
• 2002

G-machine은 지연 함수형 언어를 효율적으로 구현하기 위한 추상기계이다. G-machine은 축약 과정에서 생성되는 그래프를 저장하기 위해서 많은 기억장소를 필요로 한다. 본 논문은 힙에 할당되는 그래프 노드 중 AP 노드를 재사용하는 방법을 제시한다. 일반적으로 AP 노드를 루트로 하는 그래프가 한 단계 축약된 후 다시 AP 노드를 루트로 하는 그래프로 구성되어지는 경우 루트 노드를 재사용할 수 있다. 이를 위해서는 기존 G-machine을 약간 확장 시켜야 하는데, 본 논문에서는 AP 노드의 일부를 변경하기 위한 명령어 UPDL과 UPDR을 제시하고, 이들 명령어의 상태변환 규칙과 이들 명령어 생성을 위해 수정된 R-변환 규칙을 제시한다. 본 논문에서 제시하는 방식으로 기 생성된 AP 노드를 재사용함으로써 힙 기억공간의 사용량을 줄일 수 있고, 이 과정에서 힙 기억장소 할당과 쓰기 연산의 수를 줄일 수 있다.

• 정보처리학회논문지B
• /
• 제8B권2호
• /
• pp.137-143
• /
• 2001

홉필드 신경망은 병렬 연산 및 일반적 응용성을 가진 장점으로 인해 여러 분야의 조합형 최적화 문제에 도입하기 위해 많은 연구가 이루어져 왔다. 그러나, 다양한 응용분야에서의 성공적 적용 사례에도 불구하고, 에너지 함수의 계수를 결정하는 실용적인 방법의 부재로 인해 대부분의 경우 실험에 의해 얻어진 값에 의존해야 하는 단점이 있다. 본 논문에서는 문제에 대한 해의 유효성을 만족하면서 모델이 최적에 근접할 수 있도록 에너지 수위를 직접 이용하여 계수를 결정하는 정형적인 기법을 제안한다. 제안한 방식은 기존의 계수 결정법과 함께 시뮬레이션을 수행하였으며, 그 결과는 제안한 접근방식이 유효함을 보여준다.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제50권4호
• /
• pp.170-178
• /
• 2001

Deadbeat technique has been proposed as a digital controller for an UPS inverter to achieve the fast, response to a load variation and to conserve a very low THD under a nonlinear load condition. This scheme contains a fatal drawback, sensitivity against parameter variation and calculation time delay. This paper proposes a second order deadbeat controller, which fundamentally solves the calculation time delay problem and certainly guarantees the robustness of the parameter's variation. RLP(Repetitive Load Predictor) which predicts the load current ahead of two sampling time and FVR(Fundamental Voltage Regulator) which eliminates the fundamental errors of the output voltage are also proposed for the second order deadbeat controller to apply to UPS inverter systems. These are shown theoretically and practically through simulation and experiment.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 학술대회 논문집 전문대학교육위원
• /
• pp.115-121
• /
• 2000

본 논문에서는 진화연산 중에서 해의 다양성과 수렴속도면에서 좋은 성능을 나타내는 실수형 유전알고리즘과 신경회로망을 이용한 적응 퍼지제어기를 설계하였다. 실수형 유전알고리즘을 이용하여 퍼지제어기의 입 출력 이득과 실시간으로 퍼지제어기의 입 출력이득을 적응적으로 변경하는 신경회로망의 가중치를 튜닝하였다. 제안한 방법의 유용성을 평가하기 위해 시지연을 갖는 제어시스템[14]에 적용하였다. 컴퓨터 시뮬레이션 결과, 제안한 적응 퍼지제어기가 기존의 퍼지제어기보다 오버슈트, 정정시간, 상승시간면에서 더 우수한 제어성능을 나타내었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.321-324
• /
• 2002

Nowadays variable delay arithmetic units have been used for implementing a datapath of\ulcorner target system in pursuit of performance improvement. However. adoption of variable delay arithmetic units requires modification of a typical synchronous control units design methodology. There is a representative approach, which is called a monolithic approach. Although its results are good, its proposed methodology may cause critical problems in the aspects of area and performance with the size increase of initial system specifications. In order to solve this problems, a distributed approach is suggested. Experimental results show that the Proposed method can guarantee original performance of an initial system specification with minimized additional area increase.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2004년도 춘계학술대회 논문집
• /
• pp.7-12
• /
• 2004

공개키 기반 구조(PKI; Public Key Infrastructure)에 필수적인 요소인 인증서의 상태 검증에 있어서 인증서 상태 검증 서버인 OCSP (Online Certificate Status Protocol) 서버는 실시간 상태 검증을 제공한다. 그러나, 서버와 클라이언트의 메시지 인증을 위해 전자 서명을 수행해야 하며, 이 때 사용되는 공개 암호 연산 과정의 복잡성은 동시에 많은 클라이언트의 요청이 발생할 경우에 응답 시간을 크게 지연시킨다는 단점을 가지고 있다. 본 논문에서는 이러한 문제를 해결하기 위한 인증서 상태 검증 서버의 시뮬레이션 모델을 DEVS (Discrete Event system Specification) 방법론을 이용하여 설계하였다. 이 모델은 인증서의 상태 검증을 요청하는 영역에 위치하여 해쉬 함수를 적용한 인증을 수행하도록 구성되었으며, 시뮬레이션 결과는 제시한 방법이 인증서 상태 검증 속도를 증대시켜 결과적으로 사용자의 응답 시간이 감소되는 것을 보여준다.

• 한국지하수토양환경학회:학술대회논문집
• /
• 한국지하수토양환경학회 2003년도 추계학술발표회
• /
• pp.162-167
• /
• 2003

최근 수년간 유선 시뮬레이션은 연산 속도의 효율성과 수치 분산으로 인한 오차를 감소시킬 수 있는 장점으로 인해 많은 연구가 이루어졌으며 오염물의 거동을 모사 하는데 많이 사용되고 있다. 이 연구에서는 유선 시뮬레이션의 기법을 이용하여 1차의 비평형 흡착을 고려한 오염물 거동 수치 모사를 수행하였다. 1차의 비평형 흡착의 경우 흡착 계수에 따라 오염물의 이동 속도가 민감하게 반응하는 것을 확인할 수 있었고 흡착 계수의 값이 커질수록 오염의 전파 지연 효과가 크게 나타남을 알 수 있었다. 1차의 비평형 흡착의 경우에 평형 흡착과는 달리 오염이 진행되면서 오염물의 농도를 감소시키는 영향을 나타내었으며 이로 인하여 오염물이 더 이상 진행하지 못하는 제로라인을 형성하게 하였다. 이 제로라인은 흡착 계수의 값이 클수록 탈착 계수의 값이 작을수록 오염원에 가깝게 형성되었다.

• 한국정보전자통신기술학회논문지
• /
• 제4권2호
• /
• pp.83-87
• /
• 2011

상위수준합성에서 클록 선택은 시스템의 성능과 설계의 질에 큰 영향을 미친다. 대부분의 시스템에서 클럭은 사전에 설계자에 의해 미리 명시되어야하지만, 최상의 클록은 상이한 스케줄의 결과를 평가한 후에 탐색이 가능하다. 본 연구에서는 체이닝이 가능한 연산 집합으로부터 클록을 선택하면서 동시에 스케줄링 하는 방법을 제안한다. 제안 스케줄링 알고리즘은 선택된 클록 주기에 기초하여 비트 단위 지연시간을 고려한 체이닝을 수행하며 리스트 스케줄링 방법으로 진행한다. 실험 결과는 제안 방법이 18%의 성능 개선이 있음을 보인다.