• Proceedings of the Korean Society of Postharvest Science and Technology of Agricultural Products Conference
• /
• 2003.10a
• /
• pp.174-175
• /
• 2003

현재 유통되고 있는 일반백미의 경우 소비자가 밥을 짓기 위해서는 쌀을 씻어야하는 번거로움 뿐만아니라 쌀 중량의 약 15배의 물이 소요되고, 또한 이때 발생된 쌀뜨물이 수질오염의 원인이 되기 때문에 무세미가공 및 보급 필요성이 점차 높아지고 있다. 무세미 가공분야의 선진국인 일본의 경우 ‘92년부터 습식 무세미조제기가 실용화되기 시작, 현재 사다께 등 6개사에서 기계장치를 생산보급 하고 있으며, 무세미의 유통도 일반화되어가고 있는 추세이다. 국내의 경우 무세미조제기는 근래에서야 습식 무세미 조제설비가 국산화되어 보급초기 단계 있으며, 무세미의 안정적 가공 및 보급을 위해서는 앞으로 많은 연구가 이루어져야 할 것으로 생각된다. 특히 습식의 경우 쌀이 물에 접촉하는 시간이 길 경우 품질저하의 우려가 크고, 쌀중량의 1.4배에 해당하는 물이 가공과정에 필요하기 때문에 물사용량을 억제할수 있는 가공기술의 개발 필요성이 커지고 있다. 따라서 본 연구에서는 물사용량을 최소화 할 수 있는 무세미 조제시스템을 개발하고자 하였으며, 주요결과를 요약하면 다음과 같다. 시작기는 연마 및 공기세척부, 정전기 세척부, 미세가수세척부로 구성하여 쌀이 단계적으로 세척될 수 있도록 제작되었다. 성능시험 결과, 각 세척공정별 세척수의 탁도 감소효과는 연마 및 공기크리닝부에서 22.67ppm, 정전기 크리닝부에서 8.33ppm, 미세가수세척부에서 17.34 ppm이 감소되는 것으로 나타났다. 특히 정전기세척부의 탁도감소 효과는 다른 두공정에 비해 작지만 제거가 쉽지 않은 미세한 쌀겨들을 제거하여 탁도를 개선을 시켰기 때문에 미세가수세척장치에서 가수량을 적게 사용하는데 기여한 것으로 판단된다. 가공시 적정 탁도를 확보할 수 있는 가수량은 430cc/kg로 기존의 습식에 비해 약 69%정도 세척수 절감효과가 있었다. 이때 미세가수세척부의 원통스크린 회전수는 108, 205rpm범위가 적정한 것으로 나타났다. 쌀의 품위는 탁도가 가공전 97.33ppm(일반백미)에서 가공후 최대 48.00ppm으로 낮아졌으며, 백도도 가공전 36.80에서 42.80으로 향상되어 씻지 않고도 밥을 지을수 있는 무세미 가공이 가능하였다. 이밖에 쇄립률은 가공전 5.30%에서 7.37%로 다소 증가하는 것으로 나타났고, 함수율은 가공전 15.60%에서 15.80%로 약 0.2%가 증가하였으나 기존의 연구결과에 비춰볼 때 문제가 되지 않을 것으로 여겨진다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.11a
• /
• pp.139-140
• /
• 2006

PZT박막은 비휘발성 재료로 유전율이 높고 항전력이 작으면서 잔류 분극랑이 크기 때문에 적합한 특성을 가지고 FeRAM에 매력적인 물질이다. CMP(chemical mechanical polishing)는 기존의 회생막의 전면 식각 공정과는 달리 특정 부위의 제거 속도를 조절함으로써 평탄화 하는 기술로 wafer 전면을 회전하는 탄성 패드 사이에 액상의 Slurry를 투입하여 연마하는 기술이다. 본 논문에서는 CMP 공정으로 제조한 PZT박막 캐패시터에서 CMP 후처리공정(세척)의 유무 및 종류에 따라 피로특성에 대하여 연구하였다, PZT 박막의 캐패시터의 피로 특성을 연구한 결과 CMP 후처리공정 SC-l용액을 사용하여 세정공정을 하였을때 가장 향상된 PZT 캐패시터의 피로특성이 나타났다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.164-164
• /
• 2008

금속배선공정에서 높은 전도율과 재료의 값이 싸다는 이유로 최근 Cu를 사용하였으나, 디바이스의 구조적 특성을 유지하기 위해 높은 압력으로 인한 새로운 다공성 막(low-k)의 파괴와, 디싱과 에로젼 현상으로 인한 문제점이 발생하게 되었다. 이러한 문제점을 해결하고자, 본 논문에서는 Cu 표면에 Passivation layer를 형성 및 제거하는 개념으로 공정시 연마제를 사용하지 않으며, 낮은 압력조건에서 공정을 수행하기 위해, 전해질의 농도 변화에 따른 Liner sweep voltammetry 법을 사용하여 전압활성화에 의한 전기화학적 반응이 Cu전극에 어떤 영향을 미치는지 연구하였으며, 표면 조성을 알아보기 위하여 Energy Dispersive Spectroscopy (EDS) 분석을 하였고, Cu disk의 결정성과 배향성 관찰을 위해 X-Ray diffraction (XRD)로 금속 표면을 비교하여 실험 결과로 얻어진 데이터를 통하여 ECMP 공정에 적합한 전해액 선정과 농도를 선택하였다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2001.04a
• /
• pp.1068-1071
• /
• 2001

Recently, the minimum line width shows a tendancy to decrease and the multi-level to increase in semiconductor. Therefore, a planarization technique is needed, which chemical polishing(CMP) is considered as one of the most important process. CMP accomplishes a high polishing performance and a global planarization of high quality. But there are several defects in CMP such as microscratches, abrasive contaminations, and non-uniformity of polished wafer edges. Spin Etching can improve the defects of CMP. It uses abrasive-free chemical solution instead of slurry. Wafer rotates and chemical solution is simultaneously dispensed on a whole surface of the wafer. Thereby chemical reaction is occurred on the surface of wafer, material is removed. On this study, TEOS film is removed by CMP and Spin Etching, the results are estimated at a viewpoint of material removal rate(MRR) and within wafer non-uniformity(WIWNU).

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 1997.10a
• /
• pp.935-938
• /
• 1997

Recently, the minimum line width shows a tendency to decrease and the multi-level increase in semiconductor. Therefore, a planarization technique is needed and chemical mechanical polishing(CMP) is considered as one of the most suitable process. CMP accomplishes a high polishing performance and a global planarization of high quality. But there are several defects in CMP such as micro-scratches, abrasive contaminations, and non-uniformity of polished wafer edges. Wet etching include of Spin-etching can improve he defects of CMP. It uses abrasive-free chemical solution instead of slurry. On this study, ILD(INterlayer-Dielectric) was removed by CMP and wet-etching methods in order to investigate the superiority of wet etching mechanism. In the thin film wafer, the results were evaluated at a viewpoint of material removal rate(MRR) and within wafer non-uniformity(WIWNU). And pattern step height was also compared for planarization characteristics of the patterned wafer.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.36D no.12
• /
• pp.37-42
• /
• 1999

In this paper, some of main processes for the next generation integrated circuits, such as Cu damascene process using CMP, electron beam lithography, $SiO_2$ CVD and RIE, Ti/Cu-CVD were carried cut and then, two level Cu interconnects were accomplished. In the results of CMP unit processes, a 4,635 ${\AA}$/min of removal rate, a selectivity of Cu : $SiO_2$ of 150:1, a uniformity of 4.0% are obtained under process conditions of a head pressure of 4 PSI, table and head speed of 25rpm, a oscillation distance of 40 mm, and a slurry flow rate of 40 ml/min. Also 0.18 ${\mu}m\;SiO_2$ via-line patterns are fabricated using 1000 ${\mu}C/cm^2$ dose, 6 minute and 30 second development time and 1 minute and 30 second etching time. And finally sub-0.2 ${\mu}$ twolevel metal interconnects using the developed processes were fabricated and the problems of multilevel interconnects are discussed.

• KSBB Journal
• /
• v.16 no.3
• /
• pp.295-301
• /
• 2001

The leaching effect of Thiobacillus ferrooxidance (ATCC 19859) upon polished pyrite ore in 9K medium at $30^{circ}C$ for 30 days was investigated. The surface atomic ratios for Fe, S, Al, Si, and Cu were analyzed by EPMA using fresh and leached samples. The atomic ratio of Fe and S were changed to Fe rich phase as leaching progressed over 13 days but the Fe/S ratio became constant between 13 and 30 days. SEM imaging showed that $10\mum$ oblong shapes formed on the surface after 13 days and that these further developed until 23 days. Fe, S and K atomic ratios were analyzed by SEM-EDS.

• Journal of the Korean Society of Manufacturing Technology Engineers
• /
• v.19 no.2
• /
• pp.184-190
• /
• 2010

Recently, the polishing process using magnetorheological fluids(MR fluids) has been focused as a new ultra-precision polishing technology for micro and optical parts such as aspheric lenses, etc. This method uses MR fluid as a polishing media which contains required micro abrasives. In the MR polishing process, the surface roughness and material removal rate of a workpiece are affected by the process parameters, such as the properties of used nonmagnetic abrasives(particle material, size, aspect ratio and density, etc.), rotating wheel speed, imposed magnetic flux density and feed rate, etc. The objective of this research is to predict MRR according to the polishing conditions based on the multiple regression analysis. Three polishing parameters such as wheel speed, feed rates and current value were optimized. For experimental works, an orthogonal array L27(313) was used based on DOE(Design of Experiments), and ANOVA(Analysis of Variance) was carried out. Finally, it was possible to recognize that the sequence of the factors affecting MRR correspond to feed rate, current and wheel speed, and to determine a combination of optimal polishing conditions.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.43-43
• /
• 2010

반도체 및 디스플레이의 진공부품은 알루미늄 모제에 전해연마법(electrolytic polishing), 양극산화피막법(anodizing), 플라즈마 용사법(plasma spray) 등을 사용하여 $Al_2O_3$ 피막을 성장시켜 사용되고 있다. 반도체 제조공정 중 30~40% 이상의 비중을 차지하는 식각(etching) 및 증착(deposition) 공정의 대부분 은 플라즈마에 의해 화학적, 물리적 침식이 발생하여 피막에 손상을 일으켜 피막이 깨지거나 박리되면서 다량의 particle을 생성함으로써 생산수율에도 문제를 야기 시킨다. 본 연구에서는 이러한 진공부품의 하나인 etcher용 상부전극을 양극산화피막법(Anodizing)으로 $Al_2O_3$ 피막을 성장시킨 샘플을 제작하여 플라즈마 처리에 따른 내전압, 식각율, 표면 미세구조의 변화를 관찰하였고 이를 종합적으로 고려하여 etcher용 상부전극의 Life Time 평가 방법을 연구하였다. 이러한 실험을 통해 플라즈마 처리 후 피막에 크랙이 발생되는 것을 확인할 수 있었고 피막의 손상으로 전기적 특성이 감소되는 것을 확인할 수 있었다. 또한 플라즈마 처리 중 ISPM 장비를 이용하여 플라즈마 공정에서 발생하는 오염입자를 실시간으로 측정할 수 있는 방법을 연구하였다. 이러한 결과를 이용하여 진공공정에서 사용되는 코팅부품이 플라즈마에 의한 손상정도를 정량화 하고 etcher용 상부전극의 Life Time 평가 방법을 개발하여 부품 양산업체의 진공장비용 코팅부품의 개발 신뢰성 향상이 가능할 것으로 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.257-257
• /
• 2010

디스플레이 산업의 발달로 화상 영상폰, 디지털 카메라, MP4, PMP, 네비게이션, LCD TV등의 가전 제품의 수요증가에 따라 이에 장착되는 LCD 패널의 생산력 향상과 원가 절감을 위한 검사 기술이 요구되고 있다. LCD 검사를 위한 Probe unit은 미세전기기계시스템(MEMS) 공정을 이용하여 제작된다. LCD 검사용 Probe unit는 LCD 가장자리 부분에 전기적 신호(영상신호, 등 기신호, 색상신호)가 인가되도록 하는 수 십 내지 수 백개의 접속 단자가 고밀도로 배치되는데, 이러한 LCD는 제품에 장착되기 전에 시험신호를 인가하여 화면의 불량여부를 검사하기 위한 점등용 부품으로 50 um 이하의 Pin간 거리를 유지하면서 정확한 Pin Alignment를 요구하는 초정밀 부품이다. 본 연구에서는 반도체용 Si wafer에 마스크 공정 및 slit etching 공정을 적용하여 목표인 30 um pitch의 Probe unit을 개발하기 위해 Deep Si Etching(DRIE) 장비를 이용하여 식각 공정에 따른 특성을 평가하였다. 마스크 공정은 500 um 두께의 양면 연마된 반도체용 Si wafer를 이용하였으며, thick PR을 사용하여 마스킹하여 식각공정을 수행하였다. Si 깊은 식각은 $SF_6$ 가스와 Passivation용으로 $C_4F_8$ 가스를 교대로 사용하여 수직방향으로 깊은 식각이 이루어지는 원리이다. SEM 측정 결과 30 um pitch의 공정 목표에 도달하였으며, 식각공정 결과 식각율 6.2 um/min, profile angle $89.1^{\circ}$로 측정되었다. 또한 상부 에칭공정과 이면 에칭공정에서 폭과 wall의 간격이 동일하였으며, 완전히 관통된 양면식각이 이루어졌음을 확인하였다. 또한 실제 사용되는 probe unit의 조립에 적합한 slit 공정을 위한 에칭특성을 조사하였다.