• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 추계학술대회
• /
• pp.549-551
• /
• 2017

현재 디스크에 파일을 암호화하여 저장하기 위한 다양한 파일 암호화 시스템 및 응용 프로그램들이 존재한다. 하지만 기존의 파일 암호화 솔루션은 암호화 및 복호화를 파일 혹은 디렉터리 단위로 일괄되게 처리한다. 본 연구에서는 파일의 부분적 암호화 기능을 지원하는 시스템 호출을 제안한다. 사용자가 시스템 호출 인터페이스를 사용하여 파일의 부분적 암호화 기능을 설정한 후, 파일의 내용을 쓰면 디스크에 암호화되어 저장된다. 또한 복호화 기능을 설정한 후 파일의 내용을 읽어오면 설정된 내용이 적용되어 필요한 부분만을 복호화 한다. 사용자 설정에 따라 필요한 부분만을 암호화하여 저장매체에 저장함으로써 비밀 수준의 정보들을 효율적이고 안전하게 보관할 수 있다.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.29-36
• /
• 2005

본 논문은 2004년 12월 국내 표준(KS)으로 제정된 ARIA 암호 알고리듬의 하드웨어 구조를 처음으로 제안하고 있다. ARIA 암호 알고리듬은 알려진 공격에 대하여 안전하며, Involution SPN (Substitution Permutation Network)으로써 구조적 효율성도 높다. 1 cycle/round 구조로 갖는 제안된 ARIA 구조는 회로 크기를 줄이기 위해 s-box를 듀얼 포트 롬과 배럴 로테이터를 채택한 고속의 라운드 키 생성기를 포함하고 있다. 제안된 ARIA는 Xilinx VirtexE-1600 FPGA를 사용하여 구현하였고, 1,490 slices와 16 RAM 블록을 사용해서 437 Mbps의 성능을 낸다. 설계된 ARIA 블록을 검증하기 위해서 영상 데이터를 암호화(복호화)하여 통신하는 시스템을 개발하였다. 설계한 ARIA는 IC 카드뿐만 아니라 데이터 저장이나 인터넷 보안 규격(IPSec, TLS)과 같은 많은 데이터를 고속 처리가 필요한 응용에 적용될 수 있다.

• 대한전자공학회논문지SD
• /
• 제38권1호
• /
• pp.37-43
• /
• 2001

본 논문에서는 컴퓨터와 리소그라피를 이용하여 암호화된 두 개의 위상카드를 제작하고, 마흐-젠더 간섭계를 이용하여 암호화된 이진영상을 복호화하는 방법을 제안하였다. 이때 두 위상카드 중 하나는 기준 영상으로 사용되고 다른 하나는 암호 영상으로 사용된다. 하나의 랜덤 위상 카드를 기준 영상으로 두고 암호화하고자 하는 영상에 맞게 빛의 간섭 현상을 이용하여 암호 영상으로 사용될 위상 카드를 제작하였다. 원 영상의 복원은 경로차가 같도록 구성한 마흐-젠더 간섭계의 두 경로에 기준 영상과 암호 영상을 위치시켜 간섭시킴으로써 영상을 복원할 수 있다. 위상 카드는 광세기 검출기로 볼 수 없을 뿐만 아니라 복제할 수도 없어서 개인 정보보호 및 인증시스템에 매우 유용하게 사용될 수 있다. 간단한 영상에 대한 광실험을 통하여 제안한 시스템의 타당성을 확인하였다.

• 정보보호학회논문지
• /
• 제16권6호
• /
• pp.15-24
• /
• 2006

최근 휴대용 기기의 중요성이 증가하면서 이에 적합한 암호 구현이 요구되고 있으나, 기존의 암호 구현 방식이 속도에 중점을 두고 있어 휴대용 기기에서 요구하는 전력 소모나 면적을 만족하지 못하고 있다. 따라서 휴대용 기기에 적합한 암호 알고리즘의 경량 구현이 매우 중요한 과제로 떠오르고 있다. 이 논문에서는 국내 KS 표준 알고리즘인 ARIA 알고리즘을 32-비트 구조를 이용하여 경량화하는 방법을 제안한다. 확산 계층의 새로운 설계를 이용하여 구현된 결과는 아남 0.25um공정에서 11301 게이트를 차지하며, 128-비트 키를 이용할 때 87/278/256 클락 (초기화/암호화/복호화)을 소모한다. 그리고 128-비트 키만을 지원하는 기존의 구현과 달리, 256-비트 키까지 지원하도록 구성하여 ARIA 알고리즘의 표준을 완벽히 구현하였다. 이를 통해 지금까지 알려진 가장 경량화된 구현 결과와 비교하면 면적은 7% 감소, 속도는 13% 향상된 결과이다.

• 정보보호학회논문지
• /
• 제11권5호
• /
• pp.17-30
• /
• 2001

본 논문에서는 타원곡선 암호시스템에 필요한 스칼라 곱셈기를 $GF(2^{163})$의 standard basis상에서 구현하였다. 스칼라 곱셈기는 래딕스-16 유한체 직렬 곱셈기와 유한체 역수기로 구성되어 있다. 스칼라 곱셈을 계산하기 위해서는 유한체 곱셈, 덧셈과 역수의 계산이 필요하지만, 기존의 스칼라 곱셈기는 이러한 스칼라 곱셈을 유한체 곱셈기만으로 계산하였으므로 역수를 계산하는데 많은 시간을 소모하였다. 따라서, 본 논문의 중요한 특징은 가장 많은 연산시간을 필요로 하는 역수 연산을 빠르게 계산하기 위해 유한체 역수기를 추가 사용한 것이다. 유한체 역수기는 기존의 많은 구현 사례 중 두 번의 곱셈 시간이 소요되는 확장 유클리드 알고리즘(Extended Euclid Algorithm)을 이용하였다. 본 논문에서 구현한 유한필드 곱셈기와 역수기는 하드웨어 구조가 규칙적이어서 확장성이 용이하고, 파이프라인 구조와 하드웨어 리소스의 재활용을 이용해 계산과정에서 100%의 효율(throughput)을 발휘할 수 있는 구조를 가지고 있다. 스칼라 곱셈기는 현대전자 0.6$\mu\textrm{m}$ CMOS 공정 라이브러리인 IDEC-C631을 이용하여 예측한 결과 최대 140MHz까지 동작이 가능하며, 이때 데이터 처리속도는 64Kbps로 163bit 프레임당 2.53ms 걸린다. 이러한 성능의 스칼라 곱셈기는 전자서명(Digital Signature), 암호화 및 복호화(encryption & decryption) 그리고 키 교환(key exchange)등에 효율적으로 사용될 수 있을 것으로 여겨진다.

• 정보보호학회논문지
• /
• 제19권4호
• /
• pp.21-28
• /
• 2009

전력분석 공격이 소개되면서 다양한 대응법들이 제안되었고 그러한 대응법들 중 블록 암호의 경우, 암/복호화 연산, 키 스케줄 연산 도중 중간 값이 전력 측정에 의해 드러나지 않도록 하는 마스킹 기법이 잘 알려져 있다. 블록 암호의 마스킹 기법은 비선형 연산에 대한 비용이 가장 크며, 따라서 AES의 경우 가장 많은 비용이 드는 연산은 S-box의 역원 연산이다. 이로 인해 마스킹 역원 연산에 대한 비용을 단축시키기 위해 다양한 대응법들이 제안되었고, 그 중 Zakeri의 방법은 복합체 위에서 정규 기저를 사용한 가장 효율적인 방법으로 알려져 있다. 본 논문에서는 복합체 위에서의 마스킹 역원 연산 방식을 변형, 중복되는 곱셈을 발견함으로써 기존 Zakeri의 방법보다 총 게이트 수가 10.5% 절감될 수 있는 마스킹 역원 방법을 제안한다.

• 정보보호학회논문지
• /
• 제11권1호
• /
• pp.35-42
• /
• 2001

GF(q)상의 원시다항식은 스크램블러, 에러정정 부호 및 복호기, 난수 발생기 그리고 스트림 암호기 등 여러 분야에 걸쳐 많이 사용되고 있다. GF(q)상의 원시다항식을 생성하는 효율적인 알고리즘이 A.D. Porto에 의하여 제안되었으며, 그 알고리즘은 한 원시다항식을 이용하여 다른 원시다항식을 구하는 방법을 반복 사용하여 원시다항식 수열을 생성하는 방법이다. 이 논문에서는 A.D. Porto가 제안한 알고리즘을 개선한 알고리즘을 제안하였다. A.D. Porto의 알고리즘의 running time은 O($\textrm{km}^2$)이고, 개선된 알고리즘 running time은 O(w(m+k))이다. 여기서 k는 gcd(k,$q^m$-1)이 다. m차 원시다항식을 구하고자 할 때 k, m>>1 조건에서는 개선된 알고리즘을 사용하는 것이 효율적이다.

• 정보보호학회논문지
• /
• 제10권4호
• /
• pp.81-93
• /
• 2000

본 논문에서는 RSA 암호 시스템의 핵심 연산인 모듈로 멱승의 처리속도를 향상시키기 위한 방법으로 하이래딕스 (High-Radix) 연산 방식과 CRT(Chinese Remainder Theorem)를 적용한 새로운 하드웨어 구조를 제안한다. 모듈로 멱승의 기본 연산인 모듈로 곱셈은 16진 연산 방법을 사용하여 PE(Processing Element)의 개수를 1/4고 줄임으로써, 기존의 이 진 연산 방식에 비해 클럭 수차 파이프라이닝 플립플롭의 지연시간을 1/4로 줄였다. 복호화시에는 합성수인 계수 N 의 인수, p, q를 알고 있는 점을 이용하여 속도를 향상시키는 일반적인 방법인 CRT 알고리즘을 적용하였다. 즉, s비트 의 키에 대해, s/2비트 모듈로 곱셈기 두 개를 병렬로 동시 수행함으로써 처리 속도를 CRT를 사용하지 않을 때보다 4 배정도 향상시켰다. 암호화의 경우는 두 개의 s/2비트 모듈로 곱셈기를 직렬로 연결하여 s/비트에 대한 연산이 가능하도록 하였으며 공개키는 E는 17비트까지의 지수를 허용하여 빠른 속도를 유지하였다. 모듈로 곱셈은 몽고메리 알고리즘을 변형하여 사용하였으며, 그 내부 계산 구조를 보여주는 데이터 종속 그래프(Dependence Graph)를 수평으로 매핑하여 1차원 선형 어레이 구조로 구성하였다. 그 결과 삼성 0.5um CMOS 스탠다드 셀 라이브러리를 근거로 산출한 때, 1024 비트 RSA 연산에 대해서 160Mhz의 클럭 주파수로 암호화 시에 15Mbps, 복호화 시에 1.22Mbs의 성능을 가질 것으로 예측되며, 이러한 성능은 지금가지 발표된 국내의의 어느 논문보다도 빠른 RSA 처리 시간이다.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.73-84
• /
• 2004

본 논문에서는 하드웨어 상에 구현된 암호 프리미티브의 안전성을 위협할 수 있는 부채널 공격의 하나인 단순 전력 분석 (Simple Power Analysis)에 대응하는 알고리즘을 제안하고 이를 하드웨어로 구현하고자 한다. 제시하는 알고리즘은 기존에 알려진 대응 알고리즘보다 스칼라 곱셈 방법이 보다 효율적인 장점이 있다. 기존의 대응 알고리즘은 연산의 종속성 때문에 하드웨어의 장점인 병렬 처리 기법을 효율적으로 적용하기 어려운 단점이 존재한다. 이러한 단점을 보완코자 본 논문에서 제시하는 알고리즘은 동작 성능의 저하를 최소화하기 위해 역원 계산 시간 동안 곱셈 및 제곱 연산을 수행할 수 있도록 구성하였다. 또한 하드웨어 기술 언어인 VHDL(VHSIC Hardware Description Language)로 제안 알고리즘을 구현하여 성능 검증을 수행하였으며 이의 활용을 모색하였다. 하드웨어 합성은 Syplify pro7.0을 사용하였으며, 타겟 칩 Xillinx VirtexE XCV2000EFG1156을 대상으로 하였을 때 전체 등가 게이트는 60,608게이트, 최대 동작 주파수는 약 30Mhz로 산출되었다. 본 논문에서 제시한 스칼라 곱셈기는 전자 서명(Digital Signature), 암호화(Encryption) 및 복호화(Decryption), 키 교환(Key Exchange)등의 핵심 연산으로 사용될 수 있을 것으로 보이며, 자원 제약이 심한 Embedded-Micom 환경에 적용하였을 경우, 단순 전력 분석에 안전하면서 효율적인 연산 기능을 제공할 수 있을 것으로 보인다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권11호
• /
• pp.581-588
• /
• 2007

디지털 저작권 관리 기법은 계산비용의 경감을 목적으로 컨텐츠 암호화를 위해 대칭 키 암호화 기법을 채택하였으며 데스크탑 환경에서는 강한 보안성과 적절한 암호화 속도를 가지는 AES를 주로 사용하고 있다. 그러나 낮은 성능의 프로세서와 제한된 전력환경에서 동작하는 모바일 기기에서는 더욱 낮은 계산 비용 실현과 에너지 소모 경감을 요구한다. 이에 본 논문에서는 모바일 기기에서 사용 가능한 효율적인 스트림 암호화 기법을 제안한다. 제안 기법은 의사 난수 생성기를 사용하여 원본 키 스트림을 생성한 다음 이에 동적 생성한 순열을 적용하여 확장 키 스트림을 생성한다. 확장 키 스트림을 평문과 논리 합하여 암호문을 생성한다. 순열을 이용하여 키 스트림 생성에 사용되는 의사 난수 생성기의 사용 횟수를 줄였기 때문에 일반 스트림 암호화 기법에 비해 멀티미디어 데이타의 암/복호화 속도가 빠르며 에너지 소모를 줄였다. 특히 제안 기법은 멀티미디어 파일의 임의 접근 시 일반 스트림 암호화 기법에 비해 약 2배의 속도향상을 보인다.