• 대한전자공학회논문지TC
• /
• 제37권3호
• /
• pp.1-8
• /
• 2000

본 논문에서는 현재 이동통신 시스템의 한 형태로 단말기의 하드웨어 구현이 간단하고 IC제작이 경제적 이어서 무선호출시스템 등에 많이 사용되고 있는 FSK 신호 복조를 위한 Quadrature Detector의 디지털 시뮬레이션 모델을 구현하였다. Quadrature Detector는 아날로그 소자로서 입력신호의 주파수에 따라 다른 위상 변화값이 비선형적으로 출력되어 지금까지 시뮬레이션을 통한 정확한 시스템 특성 분석이 어려웠었다. 이에 본 논문에서는 Quadrature Detector를 이용한 FSK 신호의 복조과정을 전개하고 디지털 시뮬레이션 을 수행하여 최적 성능을 도출하였다. 먼저 Quadrature Detector의 시뮬레이션을 위해 RLC 탱크회로 (Tank Circuit)로 구성된 PSN(Phase Shift Network)의 아날로그 전달함수를 First Order Hold 이론을 이용하여 디지털 전달함수로의 등가변환을 유도하였다. 또한 4FSK신호에 대한 Quadrature Detector의 복조신호 출력 형태가 4-level 신호인데, 이를 2개의 비교기(Comparator)만을 사용할 경우 최적 성능을 얻기 위한 임계레벨 결정과 동작 파라메터 Q값 설정방법을 제안하였으며 BER 분석을 통해 검증하였다

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 춘계학술대회
• /
• pp.547-550
• /
• 2009

본 논문에서는 선박용 비상 디젤 엔진 발전기 제어 및 모니터링을 위해 제안된 디지털 기반의 입/출력 인터페이스 회로를 소개한다. 선박용 비상 발전기의 동작 상태를 모니터링 하고 제어하기 위해 제어 및 감시 회로는 5개의 아날로그 입력 채널과 2개의 픽업(Pick-up) 코일 계측 회로, 브로컨 와이어(Broken Wire) 감지 기능을 가지는 10개의 디지털 입력 채널 및 7개의 릴레이 제어 신호 출력 채널이 요구된다. 본 연구에서는 아날로그 입력 단에 간단한 필터 회로와 포토커플러, 비교기 회로를 이용하여 입력신호에 대한 신호처리를 수행하였으며, 중요한 릴레이 출력 신호들은 이중으로 단속될 수 있도록 설계하여 오동작을 철저히 방지하였다. 그리고 픽업코일 신호를 디지털 처리하는 회로를 적용하여 속도 신호 입력의 정확성을 향상 시켰다.

• 전자공학회논문지SC
• /
• 제38권5호
• /
• pp.33-41
• /
• 2001

본 논문에서는 마이크로프로세서를 이용한 디지털 전기인두기를 설계하여 기존의 아날로그 전기인두기와 비교 검토하였다. 설계된 디지털 전기인두기에서는 두 가지의 개선된 온도제어 특성을 보였다. 첫째로, 사용자가 설정한 온도와 인두팁의 실제 온도편차를 개선하였는데, 주위환경을 각각 $5[^{\circ}C]$와 $25[^{\circ}C]$에서 전기인두기의 설정온도를 $200[^{\circ}C]$, $300[^{\circ}C]$, $400[^{\circ}C]$, $480[^{\circ}C]$로 설정하였을 때, ${\pm}1.8[^{\circ}C]$를 벗어나지 않는 안정한 온도편차를 보였으며, 이를 실험으로 확인하였다. 두 번째, 사용자가 납땜할 때 인두팁에서 변하는 온도편차를 개선하였는데, 1[g]의 납으로 전기인두기의 설정온도를 $200[^{\circ}C]$, $300[^{\circ}C]$, $400[^{\circ}C]$, $480[^{\circ}C]$로 설정하였을 때, 아날로그 전기인두기는 $6[^{\circ}C]{\sim}10[^{\circ}C]$의 편차를 보인 반면, 설계된 디지털 전기인두기는 $2[^{\circ}C1{\sim}5[^{\circ}]$의 안정한 온도편차를 보였으며, 이를 실험으로 확인하였다.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.16-23
• /
• 2010

본 논문에서는 무선통신시스템의 수신단에 적용될 수 있는 6비트 250MS/s 플래쉬 A/D 변환기를 설계하였다. 제안하는 플래쉬 A/D 변환기는 기준 저항열에 입력전압범위 감지회로를 사용하여 비교기에서 소모하는 동적소비전력을 최소화 되게 설계하였다. 기존 플래시 A/D 변환기보다 아날로그단 소비전력은 4.3% 증가한 반면에, 디지털단 소비전력은 1/7로 감소하여 전체 소비전력은 1/2 정도로 감소하였다. 설계된 A/D 변환기는$0.18{\mu}m$ CMOS 1-poly 6-metal 공정으로 제작되었으며 측정 결과 입력 범위 0.8Vpp, 1.8V의 전원 전압에서 106mW의 전력소모를 나타내었다. 250MS/s의 변환속도와 30.27MHz의 입력주파수에서 4.1비트의 유효비트수를 나타내었다.

• 대한전자공학회논문지SD
• /
• 제48권5호
• /
• pp.25-33
• /
• 2011

본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.

• 한국산학기술학회논문지
• /
• 제8권6호
• /
• pp.1402-1409
• /
• 2007

본 논문에서는 시스템 구현에 직접적으로 사용될 수 있는 직교 주파수 분할 다중화 (OFDM : Orthogonal Frequency Division Multiplexing) 통신 시스템을 위한 여러 가지 자동 이득 제어 (AGC : Automatic Gain Control) 알고리듬을 제안하고자 한다. 본 논문에서는 고속 패킷 전송을 위하여 비교적 많은 샘플 수를 갖고 긴 길이의 프리앰블을 반복적으로 사용하는 초 광대역 통신 (UWB : Ultra-Wideband)과 같은 OFDM 시스템의 디지털 수신 신호를 가정한다. 이러한 OFDM 시스템에서는 프리앰블 신호를 아날로그-디지털 변환기 (ADC : Analog-to-Digital Converter)를 통해 디지털 수신 신호로 변환한 후 최대 샘플 값 계수기내 버퍼의 길이만큼 디지털 수신 신호를 저장한다. 이 후 버퍼에 저장된 디지털 수신 신호 중 최대 샘플의 개수를 계산하고 이득 조절 신호 발생기에 저장된 이득 조절 테이블에 따라 이득을 조절하여 ADC 입력단의 전력 레벨을 자동으로 조절한다.

• 한국멀티미디어학회논문지
• /
• 제13권10호
• /
• pp.1525-1533
• /
• 2010

지상파 아날로그 텔레비전 방송의 디지털 전환으로 기존의 아파트, 빌딩, 공동주택, 케이블TV, 공시청시설 등에 설치되어 있는 아날로그 방송용 재전송 설비 및 시스템의 교체가 필요하게 되었다. 또한 새롭게 구축되고 있는 디지털 텔레비전 재전송 공시청 시스템용 위하여 새운 규정이 제정되었다. 따라서 본 연구의 목적은 지상파 디지털 텔레비전 방송 신호를 재전송할 수 있는 8-VSB 재변조기의 프로세스 구성과 규격, 성능 기준, 평가를 위한 실험환경 구성, 측정 방법을 제시하고 실험하는 것이다. 이와 같은 연구 목적을 위하여, 무선 주파수로 전송되는 지상파 디지털방송 신호를 수신하여 복조하고 TS 스트림을 변조하여 무선주파수 신호로 재송신하는 프로세스를 갖는 8-VSB 재변조기를 구현하였다. 그리고 스퓨리어스, 위상잡음 등을 측정하여 성능 기준에 대한 평가를 하고, 지상파 아날로그방송 재전송용 신호처리기와의 성능 비교 실험을 위하여 지상파 디지털방송 송수신 환경을 구성하였다. 그리고 기존의 신호처리기와 8-VSB 재변조기에 대하여 동일한 재전송 환경 및 조건하에서 방송 신호의 감쇄 단계별 SNR, EVM 등을 측정하였다. 실험결과, 신호처리기와 8-VSB 재변조기 모두 지상파 디지털방송 재전송용으로 이용 할 수 있음을 확인하였다. 또한 8-VSB 재변조기가 기존의 신호처리기에 비하여 양호한 품질의 빙송신호 전송이 가능함을 보여 주어 지상파 디지털 텔레비전방송 재전송용으로 적합함을 확인하였다.

• 전자공학회논문지 IE
• /
• 제46권4호
• /
• pp.1-7
• /
• 2009

ITS와 ETC 기술은 새로운 도로의 건설 없이 교통 능률과 이동 안전성을 개선하는 것을 목표로 한다. 이를 실현하는 한 방법으로 요즘 DSRC가 각광을 받고 있다. 2007년 5월에 공표된 중국 DSRC 표준은 낮은 비트 전송율, 단문 메시지 그리고 단순한 MAC 제어를 가지고 있다. DSRC 시스템 사용자들은 전지 1개로 1년 이상의 긴 사용기간을 원한다. 본 논문에서는 초저전력 소비 구조의 SoC를 설계하고자 한다. 몇몇 디지털 논리 개념과 아날로그 전력 제어 논리가 전력 소비를 줄이기 위한 기법으로 사용되었다. SoC 동작 모드, 클럭 속도, 동작 전압 범위, 웨이크업 신호 검출기, 아날로그 비교기, 그리고 내부 전압 조정기(IVR)와 외부 전력 스위치(EPS)등이 설계된 블럭들이다. 시뮬레이션으로 확인한 SoC 전력 소비는 동작모드에서는 8.5mA@20Mhz, 0.9mA@1Mhz 이하이며, 전력 정지 모드에서는 5uA 이하였다. SoC는 2008년 8월에 설계를 완료하고, 2008년 11월에 $0.18{\mu}m$ CMOS공정으로 제작을 마쳤다.

• 한국정보통신학회논문지
• /
• 제25권11호
• /
• pp.1627-1634
• /
• 2021

본 논문은 저전력 뉴럴 네트워크 가속기 SOC를 위한 아날로그 Convolution Filter용 저전력 초소형 ADC 회로 및 칩 설계 기술을 소개한다. 대부분의 딥러닝의 학습과 추론을 할 수 있는 Convolution neural network accelerator는 디지털회로로 구현되고 있다. 이들은 수많은 곱셈기 및 덧셈기를 병렬 구조로 구현하며, 기존의 복잡한 곱셉기와 덧셈기의 디지털 구현 방식은 높은 전력소모와 큰 면적을 요구하는 문제점을 가지고 있다. 이 한계점을 극복하고자 본 연구는 디지털 Convolution filter circuit을 Analog multiplier와 Accumulator, ADC로 구성된 Analog Convolution Filter로 대체한다. 본 논문에서는 최소의 칩면적와 전력소모로 Analog Accumulator의 아날로그 결과 신호를 디지털 Feature 데이터로 변환하는 8-bit SAR ADC를 제안한다. 제안하는 ADC는 Capacitor Array의 모든 Capacitor branch에 Split capacitor를 삽입하여 모든 branch의 Capacitor 크기가 균등하게 Unit capacitor가 되도록 설계하여 칩면적을 최소화 한다. 또한 초소형 unit capacitor의 Voltage-dependent capacitance variation 문제점을 제거하기 Flipped Dual-Capacitor 회로를 제안한다. 제안하는 ADC를 TSMC CMOS 65nm 공정을 이용하여 설계하였으며, 전체 chip size는 1355.7㎛², Power consumption은 2.6㎼, SNDR은 44.19dB, ENOB는 7.04bit의 성능을 달성하였다.

• 대한원격탐사학회:학술대회논문집
• /
• 대한원격탐사학회 2008년도 춘계학술대회 논문집
• /
• pp.246-251
• /
• 2008

현재까지 우리나라 하천관리는 기존의 도면관리 및 현장조사를 통한 정보관리에서 벗어나 WAMIS, RIMGIS와 같은 물 관련 하천기본지리정보 시스템을 구축하여 사용되어 왔다. 하지만 기 구축된 시스템들은 선(線) 중심의 2차원 하천 공간자료로 관리되어 실무자 중심의 친환경적 하천관리업무 지원을 위한 자료로서 활용성이 부족한 실정이다. 본 연구에서는 면(面) 중심의 입체적인 3차원 하천공간정보 구현과 체계적인 하천관리 업무가 가능하도록 항공사진(아날로그, 디지털) 및 다양한 위성영상에 대한 해상도 비교를 통한 하천 적용여부 분석을 수행하였다. 하천 적용성 분석을 통해 가장 효과적으로 판단되는 디지털 항공사진을 이용하여 하천관리 및 활용방안을 모색함으로써 효율적인 하천관리방안을 제시하고자 한다.