• 한국멀티미디어학회논문지
• /
• 제8권10호
• /
• pp.1347-1359
• /
• 2005

본 논문에서는 공간 명암도 의존 행렬을 이용하여 문서영상의 다양한 블록들을 상세하게 분류해 낼 수 있는 방법을 제안하였다. 제안한 블록분류 방법에서는 먼저 명암도 문서영상을 이진화하여 평활화 기법을 적용함으로써 명암도 영상의 질감특징을 이용하여 분할하는 것보다 신속하게 블록을 분할하고 동시에 그 위치정보도 구할 수 있도록 하였다. 분할된 각 블록들의 공간 명암도 의존 행렬로부터 문서블록들의 7가지 질감특징을 구하고, 이를 정규화한 다음 역전파 신경회로망를 이용하여 문서블록들을 분류하였다. 문서블록들을 큰 문자, 중간 문자, 작은 문자, 표, 그래픽 및 사진 등 여섯 가지 유형으로 상세 분류하였다. 또한 명암도 문서영상의 2차 통계 질감특징을 얻기 위해 공간 명암도 의존 행렬을 구할 때, 기존의 사진과 같은 일반 영상분할에서와는 달리, 문서블록 고유의 특징이 잘 반영되도록 하였다. 즉, 분할된 각 블록을 하나의 마스크로 정하여 수평 한 방향의 공간 명암도 의존 행렬을 구함으로써 고속의 질감특징추출과 상세 블록분류가 가능하도록 하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2019년도 하계학술대회
• /
• pp.272-273
• /
• 2019

VVC(Versatile Video Coding)는 YUV 입력 영상에 대하여 Luma 성분과 Chroma 성분에 대하여 각각 다른 최적의 방법으로 블록분할 후 해당 블록에 대해서 화면 내 예측 또는 화면 간 예측을 수행하고, 예측영상과 원본영상의 차이를 변환, 양자화하여 압축한다. 이 과정에서 복원영상에는 블록화 노이즈, 링잉 노이즈, 블러링 노이즈 발생한다. 본 논문에서는 인코더에서 원본영상과 복원영상의 잔차신호에 대한 MAE(Mean Absolute Error)를 추가정보로 전송하여 이 추가정보와 복원영상을 이용하여 Deep Learning 기반의 신경망 네트워크로 영상의 품질을 높이는 방법을 제안한다. 복원영상의 노이즈를 감소시키기 위하여 영상을 $32{\times}32$블록의 임의로 분할하고, DenseNet기반의 UNet 구조로 네트워크를 구성하였다.

• 한국정보통신학회논문지
• /
• 제10권4호
• /
• pp.775-782
• /
• 2006

지문인식 알고리즘에서 전처리 과정 중 방향성이 추출된 지문에서 블록을 형성하여 각 블록에서의 방향성 특징들을 신경회로망의 입력패턴으로 사용하여 학습을 시켜, 특이점을 추출하여 매칭에 이용했다. 이를 바탕으로 지문인식 임베디드 시스템을 설계하여 다양한 응용 시스템에 이용될 수 있도록 하기 위해 컨트롤 보드와 시리얼 통신을 통해 테스트한 결과 충분한 신뢰성을 입증할 수 있었다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2006년도 추계학술대회 학술발표 논문집 제16권 제2호
• /
• pp.145-148
• /
• 2006

본 논문은 $0.35{\mu}m$ 2중 폴리 CMOS 공정을 이용하여 프리만 신경회로 모델의 기본 요소가 되는 입력 취합 블록과 필드 앤드 홀드 방식의 2차 저역 통과 필터의 구현 및 부궤환과 비대칭 트랜스 콘덕터로 이루어지는 비선형 함수 블록을 설계하고 SPICE 회로 모의실험을 통해 결과를 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.171-173
• /
• 2016

128-비트의 마스터 키를 지원하는 블록암호 AES-128을 IoT 보안에 적합하도록 경량화하여 구현하였다. 키 스케줄러와 라운드 블록을 8 비트 데이터 패스로 구현하고, 다양한 최적화 방법을 적용함으로써 하드웨어를 최소화시켰으며, 100 MHz 클록 주파수에서 4,400 GE의 작은 게이트로 구현되었다. Verilog HDL로 설계된 AES 크립토 코어를 Vertex5 XC5VSX50T FPGA 디바이스에 구현하여 올바로 동작함을 확인하였다.

• 한국통신학회논문지
• /
• 제24권9A호
• /
• pp.1411-1418
• /
• 1999

본 논문에서는, 움직임 예측과 신경 회로망을 이용한 고속 움직임 추려하여, 현재 블록의 움직임 벡터를 인적 블록들의 움직임 벡터들로 예측하정 알고리즘을 제안하였다. 움직임 벡터의 공간적 상관성이 높다는 점을 고였다. 학습 시간이 빠르고 2차원 적응적 특성의 KSFM(Kohonen self-organizing feature map) 신경망을 이용하여, 움직임 벡터의 코드북(codebook)을 설계하였다. 2차원 코드북상에서 서로 비슷한 코드벡터들(codevectors)은 가까이 위치하므로, 예측 코드벡터로부터 코드북상에서 점진적으로 움직임을 추정하였다. 모의 실험 결과, 제안한 방법이 적은 계산량으로도 우수한 성능을 나타냄을 확인하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제29권7호
• /
• pp.425-435
• /
• 2002

본 논문에서는 SOFM기반 신경망 분류기를 이용한 매크로블록 기반 전송률제어 방식을 제안한다. 수학적 왜곡 비트율 모델과 귀환회기 방식을 기반으로 하는 기존의 전송률 제어 방법에 비하여, 제안된 방법은 전송비트 제어용 전역모델을 설정하고 이를 최적으로 제어할 수 있는 SOFM기반 신경망 분류기를 이용하여 영상특성 변화에 적극적인 대처를 할 수 있다. 제안된 전송률 제어 알고리즘은 기존의 MPEG-4 매크로블록 기반 전송률 제어 알고리즘에 비해 전체 연산 복잡도는 비슷하게 유지하면서 피크신호 대 잡음비의 비교에 있어서 0.2 dB ~ 0.6 dB 정도 성능이 우수함을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.269-271
• /
• 2022

최근 몇 년 동안 LSTM 블록이 있는 RNN 네트워크는 순차적 데이터를 처리하는 기계 학습 작업에 광범위하게 사용되어왔다. 이러한 네트워크는 주어진 시퀀스에서 가능성이 다음으로 가장 높은 단어를 기존 신경망보다 더 정확하게 예측할 수 있기 때문에 순차적 언어 처리 작업에서 특히 우수한 것으로 입증되었다. 이 연구는 영어와 한국어로 된 150개의 성경 시편에 대한 세 가지 다른 번역에 대해 RNN/LSTM 신경망을 훈련하였다. 그런 다음 결과 모델에 입력 단어와 길이 번호를 제공하여 훈련 중에 인식한 패턴을 기반으로 원하는 길이의 새 시편을 자동으로 생성하였다. 영어 텍스트와 한국어 텍스트에 대한 네트워크 훈련 결과를 상호 비교하고 개선할 점을 기술한다.

• 융합신호처리학회논문지
• /
• 제23권4호
• /
• pp.234-240
• /
• 2022

본 논문은 직종별 근무 환경에 따른 상대적 운동량을 고려한 맞춤형 AI 운동 추천 서비스 방법을 제안한다. 가속도 및 자이로 센서를 활용하여 수집된 데이터를 18가지 일상생활의 신체활동으로 분류한 WISDM 데이터베이스를 기반으로 전신, 하체, 상체의 3가지 활동으로 분류한 후 인식된 활동 지표를 통해 적절한 운동을 추천한다. 본 논문에서 신체활동 분류를 위해서 사용하는 1차원 합성곱 신경망(1D CNN; 1 Dimensional Convolutional Neural Network) 모델은 커널 크기가 다른 다수의 1D 컨볼루션(Convolution) 계층을 병렬적으로 연결한 컨볼루션 블록을 사용한다. 컨볼루션 블록은 하나의 입력 데이터에 다층 1D 컨볼루션을 적용함으로써 심층 신경망 모델로 추출할 수 있는 입력 패턴의 세부 지역 특징을 보다 얇은 계층으로도 효과적으로 추출 할 수 있다. 제안한 신경망 모델의 성능 평가를 위해서 기존 순환 신경망(RNN; Recurrent Neural Network) 모델과 비교 실험한 결과 98.4%의 현저한 정확도를 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.404-406
• /
• 2015

128-비트 마스터키를 지원하는 블록암호 CLEFIA-128의 저면적 하드웨어 구현에 대해 기술한다. 라운드 키 생성을 위한 중간값 계산과 라운드 변환이 단일 데이터 프로세싱 블록으로 처리되도록 설계하였으며, 변형된 GFN(Generalized Feistel Network) 구조와 키 스케줄링 방법을 적용하여 데이터 프로세싱 블록과 키 스케줄링 블록의 회로를 단순화시켰다. Verilog HDL로 설계된 CLEFIA-128 프로세서를 FPGA로 구현하여 정상 동작함을 확인하였다. Vertex5 XC5VSX50T FPGA에서 823 slices로 구현되었으며, 최대 145 Mhz 클록으로 동작하여 105 Mbps의 성능을 갖는 것으로 예측되었다.