• Proceedings of the Korean Information Science Society Conference
• /
• 2004.04a
• /
• pp.265-267
• /
• 2004

암호 시스템들은 복잡한 연산과정을 수행하므로 소프트웨어적으로 구현할 경우 수행속도가 저하되는 단점이 있다. 이를 고속으로 수행하기 위하여 암호 시스템을 하드웨어적으로 구현하는 연구가 활발히 수행되고 있는 것이 현재의 추세이다. 암호 시스템을 하드웨어 모듈로 개발하는 과정 중에는 설계한 모듈이 올바르게 동작하는 지의 여부를 검증하는 과정이 필수적으로 포함된다. 기존의 방법은 검증하고자 하는 암호 알고리즘의 종류에 따라 검증도구를 다시 개발해야 하는 번거로움으로 시간과 비용의 낭비가 초래되었다. 본 논문에서는 기존의 검증 방법을 보완하는 방법으로 PC 기반의 소프트웨어 통제 하에서 어떤 종류의 암호 하드웨어 모듈에 대해서도 호환성을 갖출 신뢰성 있는 검증 도구를 효과적으로 개발하였다.

• Proceedings of the KSR Conference
• /
• 2007.05a
• /
• pp.980-986
• /
• 2007

본 연구는 매우 짧은 차간 간격을 요구하면서 차량 간의 충돌을 피하기 위해서 매우 정확한 속도제어를 필요로 하는 개인 고속 이동 시스템의 운행제어 알고리즘의 검증을 위한 검증 시스템의 설계에 대해서 다룬다. 검증시스템은 모의 차량, 중앙제어 시스템, 모의지상설비, 모니터링 장치로 구성된다. 모의차량은 총 4EA의 서버(노트북)로 구성 하며, 중앙(지역)제어시스템은 산업용 Motorola사(社)의 PowerPC기반 프로세서 모듈 및 I/O 보드 장치로 구성한다. 모의지상설비는 National Instruments社의 PXI 산업용 제어기를 사용하여 구현한다. 설계된 검증시스템의 시험을 위해서 Labview Simulation Interface Toolkit 과 Matlab/Simulink 가 결합된 환경하에서 모의시험을 거친 시험용 알고리즘을 이용한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.415-417
• /
• 2002

실시간 시스템은 신뢰성이 중요하다. 특히 고안전성 시스템 (Safety-Critical System)은 안전과 직결되므로 높은 신뢰도가 요구된다. 본 논문에서는 Reactive System 의 모델링 및 검증을 위해 개발된 정형 검증 언어인 SyncCharts를 이용한 실시간 시스템의 스케줄가능성 분석(Schedulability Analysis)을 통해 시스템에 대한 요구조건의 만족여부와 태스크들의 수행가능성을 검증하는 방법을 제시한다.

• Review of KIISC
• /
• v.24 no.2
• /
• pp.50-55
• /
• 2014

자동차 전장제품 활용의 급속한 증가에 대응하기 위하여 자동차 분야에서는 ISO 26262 안전설계절차를 도입하여 차량용 임베디드 시스템의 안전성을 확보하려고 노력하고 있다. ISO 26262는 자동차에서 발생 가능한 비정상상태(abnormal state)를 식별하고 그의 영향을 분석하며 전체 시스템의 안전을 검증하는 것을 목표로 하고 있다. 다양한 종류의 부품이 연동되는 복잡한 시스템의 안전 검증은 결함수목법과 고장모드영향분석법을 활용하는 위험분석법이 보편적으로 사용된다. 결함주입시험은 이러한 위험분석의 기반도구로서 안전성을 향상시키기 위하여 사용된 고장감내 기능의 동작여부 및 그에 따른 시스템의 안전성을 검증하는 목적으로 사용된다. 본 논문에서는 차량용 고신뢰성 임베디드 시스템에서 사용되는 고장감내 메카니즘들의 기능과 안전을 검증하는 방법과 사례를 소개한다. 최근의 복잡한 차량용 임베디드 시스템의 개발은 상위수준의 모델을 개발하여 지정된 위험 및 고장을 초래하는 결함을 시스템에 주입하고 그의 결과를 분석하여 안전을 검증하는 것이 일반적인 방법이다. 개발 목표 차량의 임베디드 시스템 모델을 개발하고, 식별된 결함의 결함모델을 준비한 뒤, 시스템 모델 기반 결함주입 도구를 이용하여 결함주입을 수행하는 시험방법과 그 결과에 대하여 논의한다. 하드웨어는 SystemC 하드웨어 설계언어를 이용하여 개발하고, 소프트웨어를 컴파일하여 실행화일을 확보하여 시험대상인 결함모델을 개발하고 이를 대상으로 결함주입시험에 대해 설명한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.10a
• /
• pp.477-480
• /
• 2001

최근 객체지향 설계에 UML을 많이 사용하게 되면서 개발자들은 작성된 UML 다이아그램들이 일관성이 있고 완전한가를 검증할 필요성이 대두되기 시작하였다. 본 논문에서는 [1]에서 제공된 다이아그램의 일관성과 완전성 검증 규칙을 사용하여 작성된 UML 다이아그램의 일관성과 완전성을 검증하기 위한 검증 시스템을 설계하였다. 검증 시스템의 설계에는 UML 다이아그램을 활용하였으며 프레임을 이용하여 검증 시스템의 다이아그램에 대한 내부표현을 제시하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07b
• /
• pp.427-429
• /
• 2005

원자력 발전소의 제어 시스템은 safety-critical 소프트웨어로서 안정성이 중요시되는 시스템이다. 최근 기존의 시스템이 PLC 기반의 디지털 제어장치로 대체되면서 이에 사용되는 소프트웨어의 안정성과 품질을 보장하기 위한 정형검증 기법이 요구되고 있다. 특히 PLC 프로그램의 설계에 사용되는 FBD의 모델체킹을 통한 정형검증에 대한 연구는 미비한 수준이다. VIS 검증기는 위의 요구에 부합하는 도구로서 이를 사용하면 여러 종류의 정형 검증이 가능하다. 본 논문에서는 VIS를 이용한 FBD의 검증을 위해서 FBD를 Verilog로 변환 하는 기법을 제안한다. 제안하는 방법의 효율성을 검증하기 위해서 현재 KNICS 사업단에서 개발중인 APR-1400용 원자로 보호 시스템의 운전정지회로를 예로 사용하였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2010.04a
• /
• pp.743-745
• /
• 2010

기 구축된 Public Key Infrastructure(이하 PKI) 에서 발급된 디지털인증서를 외부 네트워크와 단절된 인트라넷 환경에서 사용하기 외부 네트워크에 지정된 인증서 검증 서버에 접속할 수가 없기 때문에 인증서 유효성 검증의 문제를 발생시켜 사용이 불가능하다. 이러한 문제점을 해결하기 위해 인트라넷 환경을 위한 인증서유효목록 검증 시스템을 제안한다. 인증서유효목록 검증 시스템은 기존의 PKI 에서 인증서 검증을 위해서 사용하는 Certificate Revocation List (이하 CRL)를 대체하는 Certificate Valid List (이하 CVL)를 사용하여 외부 네트워크와 접속이 단절된 인트라넷 환경에서도 기 구축된 PKI 에서 발급된 디지털 인증서의 유효성을 검증할 수 있다. 인증서유효목록 검증 시스템은 CVL 의 생성을 위한 Certificate Valid List Manager (이하 CVLM)와 주기적인 CVL 발급 및 게시를 위한 Certificate Valid List Issuer (이하 CVLI), 응용서비스에서 사용하는 User Agent (이하 UA) 를 포함한다.

• Journal of Advanced Navigation Technology
• /
• v.27 no.6
• /
• pp.782-787
• /
• 2023

Korea augmentation satellite system (KASS) integration, verification, qualification (IVQ) activity is verification of requirements for KASS system and its sub-system that were performed based on the inspection, analysis, review of design, test (IART) method from factory acceptance test (FAT) to test readiness review (TRR) after critical design review (CDR) was closed. In the FAT phase, developed equipment was installed on the test platform and we were verified interfaces between sub-systems and coupling test with the kass control station (KCS). In the site aceeptance test (SAT) phase, on-site verification was conducted by installing equipment verified by FAT such as kass reference station (KRS), kass processing station (KPS), kass uplink station (KUS), KCS. However, considering the developed plan and status, SAT was divided into 3 phases and coupling test was performed. In the TRR phase, the KASS system verification was performed through FAT's test list and additional test list using the satellite based augmentation system (SBAS) broadcast signal from geostationary earth orbit (GEO) 1.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10c
• /
• pp.685-687
• /
• 2003

최근 국내우주개발 중장기계획에 따라 지구관측위성, 통신위성, 기상위성 등 다양한 위성개발이 추진되고 있으나, 선진국들이 첨단 위성의 기술이전을 기피함에 따라 국내주도의 독자적인 차세대위성의 개발 필요성이 대두되고 있다. 그러나 새로운 위성의 설계, 제작, 조립 및 시험, 검증에는 많은 시설 및 장비가 필요하며 오랜 기간과 많은 예산이 소요된다. 이를 해결하기 위해 새로운 위성의 개발 시 선진국에서는 범용위성 개발 테스트베드(Flight System Testbed)를 제작하여 사전에 위성시스템을 모델링 및 검증함으로서 개발기간의 최적화, 개발예산의 최소화, 신기술의 적용 등에 활용하고 있는 추세이다. 국내의 경우, 위성의 지상관제와 운용요원의 교육을 위해 위성시뮬레이터를 제작하여 확용하는 단계이나, 새로운 위성 개발을 위한 위성전자전산시스템 개발검증장비 및 활용기술은 전무한 상태이다. 향후 다양한 위성임무에 대응한 위성의 개발기간 단축 및 비용절감과 첨단 위성전자시스템 및 부품기술의 사전 검증을 위해 위성 전자전산시스템 개발검증장비에 대한 연구가 필수적이다. 본 논문에서는 해외 위성선진국에서의 위성전자전산시스템에 대한 기술에 대해 살펴보고 현재까지 진행된 차세대 위성개발을 위한 위성시스템 개발검증 장비의 설계에 대해 알아보고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04a
• /
• pp.489-491
• /
• 2000

본 논문은 ATM(Abstract Timed Machine)으로 명세된 실시간 시스템을 검증하기 위한 방법을 기술한다. ATM은 임무 위급 시스템인 실시간 시스템을 명세, 분석, 검증하기 위한 정형기법이다. ATM은 모드와 전이, 포트로 구성된다. 다른 정형기법과 비교하여 ATM은 소프트웨어의 순환공학 과정에서 사용하기 위해 설계되었다. 역공학 과정에서 ATM은 계산 논리 뿐만 아니라 실시간 시스템의 실제 소스코드에 있는 설계나 환경정보를 표현할 수 있다. 이러한 목적을 위해 ATM은 다양한 모드를 사용한다. ATM을 사용한 실시간 시스템의 검증은 도달성 그래프를 생성함으로써 수행한다. 도달성 그래프는 상태와 시간을 추상화되고 압축된 형태로 표현할 수 있으며 그 결과 시간 속성을 지닌 상태 공간을 감소시킬 수 있다. 또한 시스템의 교착상태를 쉽게 발견할 수 있다. 본 논문은 ATM과 실행 모델, 도달성 그래프, 검증을 위한 속성 등을 기술하며 이들을 다른 정형 기법들과 예제를 통하여 비교한다.