• 제목/요약/키워드: 시간-면적 방법

검색결과 722건 처리시간 0.03초

FPGA에서 에너지 효율이 높은 데이터 경로 구성을 위한 계층적 설계 방법 (A Model-based Methodology for Application Specific Energy Efficient Data path Design Using FPGAs)

  • 장주욱;이미숙;;최선일
    • 정보처리학회논문지A
    • /
    • 제12A권5호
    • /
    • pp.451-460
    • /
    • 2005
  • 본 논문은 ffGA상에서 에너지 효율이 높은 데이터 경로 설계 방법론을 제안한다. 에너지, 처리시간, 그리고 면적간의 트레이드오프를 이해하기 위하여, 도메인 특성 모델링, coarse-grained 성능평가, 설계공간 조사, 그리고 로우-레벨 시뮬레이션 과정들을 통합한다. 도메인 특성 모델링 기술은 도메인의 특성에 따른 시스템 전체의 에너지 모에 영향을 미치는 여러 가지 구성요소와 파라미터들을 식별함으로써 하이-레벨 모델을 명시한다. 도메인이란 주어진 어플리케이션 커널의 알고리즘에 대응하는 아키텍쳐 패밀리이다. 하이-레벨 모델 또한 에너지, 처리시간 그리고 면적을 예측하는 함수들로 구성되어 트레이드오프 분석을 용이하게 한다. 설계 공간 조사(DSE)는 도메인에 명시된 설계 공간을 분석하여 설계 셋을 선택하도록 한다. 로우-레벨 시뮬레이션은 설계 공간 조사(DSE)에 의해 선택된 설계와 최종 선택된 설계의 정확한 성능평가를 위하여 사용된다. 본 논문에서 제안한 설계 방법은 매트릭스 곱셈에 대응하는 알고리즘과 아키텍쳐 패밀리를 사용한다. 제안된 방법에 의해 검증된 설계는 에너지, 처리시간과 면적간의 트레이드오프를 보인다. 제안된 설계 방법의 효율성을 보이기 위하여 Xilinx에서 제공되는 매트릭스 곱셈 커널과 비교하였다. 성능 비교 메트릭으로 평균 전력 밀도(E/AT)와 에너지 대 (면적 x 처리시간)비를 사용하였다. 다양한 문제의 크기에 대하여 Xilinx설계들과 비교하였을 때 제안한 설계 방법이 전력밀도(E/AT)에서 평균 $25\%$우수하였다. 또한 본 논문에 제안한 설계의 방법을 MILAN 프레임워크를 이용하여 구현하였다.

국내 하천에서 ADCP에 의한 하천유량측정의 적용성과 효율성 검토 (A Study on the Applicability and Efficiency of Discharge Measurement by ADCP in Korean Rivers)

  • 이찬주;김동구;김치영;김원
    • 한국수자원학회:학술대회논문집
    • /
    • 한국수자원학회 2005년도 학술발표회 논문집
    • /
    • pp.1133-1137
    • /
    • 2005
  • ADCP를 이용한 유량 측정 방법은 1980년대 하천 유량 측정에 도입된 이래 최근 미국을 빈롯한 수문관측의 선진국에서 평저수시 유량 측정을 위한 공식적인 방법으로 인정받고 있다. 우리나라는 미국이나 유럽과는 다른 수문 환경과 하천 조건을 가지고 있으므로 ADCP를 이용한 유량 측정 방법이 공식적으로 수용되기 위해서는 그 적용성과 효율성이 충분히 검토되어야 한다. 본 연구는 지난 4년간 ADCP를 이용하여 국내의 다양한 하천에서 유량 측정을 수행한 결과를 토대로 ADCP 를 이용한 유량 측정의 적용성과 효율성을 분석하는데 초점을 맞추고 있다. 대상 지점은 전국적으로 13개 이상의 지점이며, 측정 결과는 댐방류량 또는 유속-면적법 유량과 비교하여 분석하였다. ADCP 유량은 사용된 기기, 적용 방법, 지점별로 차이는 있으나 평균적으로 댐 방류량 대비 $4.6\%$의 오차를 보이고 있으며, 유속면적법과 비교해서는 평균 $8.2\% 정도의 차이를 나타내고 있다. ADCP법은 도섭이 가능한 중소규모의 하천을 제외하고는 유량 측정에 소요되는 인력과 시간 측면에서 유속면적법에 비해 효율적인 것으로 나타났다. 본 연구의 결과만으로 보면, ADCP법은 기존의 유속면적법에 의한 평저수기 유량 측정에 대한 보완적, 대안적 유량 측정 수단으로서 무리없이 활용될 수 있을 것으로 기대된다.

  • PDF

유속-면적법으로 측정된 유량에 대한 측정 불확도 평가 (Assessment of Uncertainty for Discharge Measurement using Velocity-Area method)

  • 김종민;김동수;김서준
    • 한국수자원학회:학술대회논문집
    • /
    • 한국수자원학회 2016년도 학술발표회
    • /
    • pp.104-104
    • /
    • 2016
  • 소규모 하천에서의 평수기 유량 측정은 일반적으로 지점식 초음파 유속계, 프로펠러 유속계 등을 활용해 도섭법으로 측정된 유속 측정성과를 기반하여 유속-면적법으로 산정된다. 유속-면적법으로 측정된 유량 측정 성과는 횡방향 측선의 수, 수심방향 측점의 수, 측정 시간, 수심 등 제반 측정 인자에 의해 영향을 받고 유량 불확도는 각 인자 별 오차에 영향을 받는다. ISO 748 (2007)과 ISO 1088 (2007)은 유속-면적법 적용방법, 현장 측정 가이드라인, 불확도 인자 별 적용 요건에 따른 오차, 최종 유량 불확도 산정 기법을 제시하였다. 따라서, 국내외 유량조사 기관에서는 유속면적법을 적용할 경우, ISO에서 제시된 인자 별 오차 및 유량 불확도 산정 기법을 기반으로 유량 불확도를 산정해왔다. ISO 748과 1088은 다양한 규모의 실제 하천에서 관측된 자료를 기반으로 횡방향 측선 수, 수심방향 측점 수 (2점법, 3점법 등), 측정 시간 등과 관련된 인자 별 오차를 표로 상세하게 제시하였고 실무에서는 별도 추가 검증없이 사용해 왔다. 그러나, ISO에서 유속-면적법 유량 측정 불확도를 평가하기 위해 사용된 측정자료는 유량을 제어하기 힘들고 유속 측정 상황이 유출 조건 별로 상이한 현장 자료를 기반으로 하였고, 상대적으로 정확도가 낮은 프로펠러유속계를 기반으로 1960년대에 관측된 자료들을 주로 활용하여 도출되었다. 따라서, 본 연구에서는 기존 ISO에서 제시한 유속-면적법에 필요한 인자들의 오차를 정밀 실규모 실험을 통해 재산정하여 기존 ISO 748과 1088에서 제시한 인자별 오차의 적정성을 검증하고자 하였다. 이를 위해 흐름을 안정적으로 통제할 수 있는 건설기술연구원 안동 하천실험센터의 완경사수로(A2)에서 정상상태의 폭 7m, 수심 1m, 유속 약 1m/s의 흐름을 유지한 후, 유속 측정 정확도가 우수한 micro-ADV를 활용하여 공간적으로 매우 정밀하게 유속을 측정하고, 수심은 Total Station을 기반으로 흐름 발생 전에 정밀 측정하였다. 오차 분석 결과, ISO 규정에서 제시한 오차와 본 실험의 결과로 도출된 인자들의 오차는 상당한 차이를 보였다. 따라서, 본 연구 결과로 도출된 유속-면적법의 인자 별 오차는 실험이 수행된 소하천 규모의 하천에서 도섭법으로 산정된 유량의 불확도를 평가할 경우에 활용될 것으로 기대된다.

  • PDF

Common Subexpression Elimination 회로의 부호 확장 제거 (Sign-Extension Reduction Method in Common Subexpression Elimination Circuit)

  • 김용은;정진균;이문호
    • 대한전자공학회논문지SD
    • /
    • 제45권9호
    • /
    • pp.65-70
    • /
    • 2008
  • FIR 필터에서 곱셈기는 대부분의 면적을 차지한다. FIR 필터의 설계시 개별적인 곱셈기 대신 Common Subexpression Elimination(CSE) 알고리즘을 이용하여 덧셈만으로 곱셈기를 구현할 수 있다. CSE방식은 곱셈을 이용하지 않기 때문에 보다 작은 면적으로 필터를 구현할 수 있으나 덧셈에서 발생하는 캐리의 긴 전파 시간으로 인하여 필터 연산시간이 길어지는 단점이 있다. 특히 더해지는 항의 쉬프트가 클수록 부호 확장이 많아지며 부호확장에 의해 덧셈의 면적이 커지고 계산 시간이 길어진다. 본 논문에서는 CSE 알고리즘에서 부호 확장 부분을 제거하는 방법을 제안하며 제안한 알고리즘을 이용하여 주어진 예제를 삼성 0.35u 공정으로 설계하였을 때 기존 설계 방법 보다 면적, 속도, 파워소모에서 각각 17%, 31%, 12% 의 이득이 있음을 보인다.

저면적 제곱기 및 고정길이 제곱기의 설계 (Area-Efficient Squarer and Fixed-Width Squarer Design)

  • 조경주
    • 대한전자공학회논문지SD
    • /
    • 제48권3호
    • /
    • pp.42-47
    • /
    • 2011
  • 제곱기의 부분곱 행렬은 대칭이므로 부분곱을 폴딩(folding), 쉬프트, 재배열하여 부분곱 행렬의 높이를 줄일 수 있다. 본 논문에서는 기존 제곱기와 비교하여 효율적인 제곱기의 설계 방법을 제안한다. 또한, 제안한 제곱기에 대해 고정길이 제곱기의 설계 방법을 제안한다. 시뮬레이션을 통해 제안한 제곱기는 기존 제곱기와 비교하여 면적은 약 17%, 지연시간(propagated delay time)은 약 10%, 전력소모는 약 10%까지 감소시킬 수 있음을 보인다. 제안한 고정길이 제곱기는 기존 고정길이 제곱기와 비교하여 절대오차와 평균오차의 성능비교에서 우수하면서, 일반 제곱기(full-width)와 비교하여 면적, 지연시간, 전력소모를 각각 30%, 16%, 28%까지 감소시킬 수 있음을 보인다.

제내지 홍수재해 대피 계획 수립을 위한 도시홍수범람모형(SIMOD) 개발

  • 이석호;김진혁;강동호;김병식
    • 한국수자원학회:학술대회논문집
    • /
    • 한국수자원학회 2017년도 학술발표회
    • /
    • pp.81-81
    • /
    • 2017
  • 최근 발생하는 태풍 또는 국지성호우는 단기간에 많은 양의 강우를 동반하고 있으며, 이로인한 내수침수 및 외수범람 피해가 빈번히 발생하고 있다. 이와 같은 홍수피해를 저감하기 위한 하나의 대책으로 내수 또는 외수로 인한 피해를 미리 예측하고 대비하는 방법이 필요하다. 피해를 미리 예측하기 위한 기존의 모델들은 지표유출, 지하유출, 침투, 증발산 등 다양한 강우-유출 알고리즘에 의해 홍수범람모의를 분석하게 된다. 따라서 그 모의시간이 길게 나타나 재난상황을 대처하는 데 문제가 있다. 본 연구에서는 홍수로 인한 제내지의 침수 확산 경로 빠른 시간 안에 모의하기 위하여 여러 가지 알고리즘을 단순화시킨 홍수범람 모형을 개발하였다. 개발된 분포형 홍수범람 모형인 SIMOD(Simplified Inundation MODel)는 홍수가 발생된 시점에서 그리드화된 주변셀로의 홍수전의를 위하여 주변셀과의 경사를 이용하여 차등 분배하는 다중흐름방향법(Multi Direction Method, MDM)과, 하나의 낮은 고도의 셀에서 수위가 높아져 인접셀보다 수위가 증가하면 그 수위는 인접 셀들과 균등해 진다는 가정인 평수가정법(Flat-Water Assumption, FWA)인 두 가지 알고리즘을 이용한다. 개발된 모형의 적합성을 확인하기 위하여 상용 모형인 FLO-2D를 이용하여 각 모의시간별 침수면적과 모형의 구동시간을 비교하였다. 비교결과 초기 1시간을 제외하고 홍수피해 면적이 10% 전후로 나타나 SIMOD의 적용성이 확인되었다. 모의 구동시간의 경우 32시간 모의시 SIMOD는 10분 안에 결과가 나오는 반면 FLO-2D는 1시간 이상 소요되는 것으로 나타났다. 또한 대피계획을 수립하기 위하여 제방붕괴시나리오를 이용한 제내지 침수모의를 실시하였다. 대상지역은 금호강하류 성서산업단지 유역으로 계획홍수위는 200년 빈도 홍수위를 기준으로 하였으며 폭 35m, 높이 7m의 제방파제로 인한 외수위 유입을 가정하여 제내지의 시간별 침수면적 모의하였다. 모의된 결과를 이용하여 시간대별 대피경로를 산정함으로써 홍수로 인한 대피 계획 수립에 적용 가능함을 확인하였다.

  • PDF

면적 비교법에 의한 고속 PITCH 추출 (The High Speed Pitch Extraction of Speech Signals Using the Area Comparison Method)

  • 배명진;안수결
    • 대한전자공학회논문지
    • /
    • 제22권2호
    • /
    • pp.13-17
    • /
    • 1985
  • 음성신호의 기본주파수를 구하는 새로운 방법인 area comparison method를 제안 하였다. 음성신호는 생성모델에 의한 한 pitch 구간에서 첫 봉우리의 면적이 강조 된다. 이 논문은 이러한 성질을 이용하여 pitch period를 구하는 것으로 기존의 방법에 비해 많은 장점을 갖는다. 시간 영역에서 취급하고 알고리즘이 간단하기 때문에 고속이다. 또한 sample의 개개가 아닌 면적을 적용하므로 impulse 성 잡음이나, 전처리 filtering이 필요없게 된다.

  • PDF

유한 필드 GF($2^m$)상의 시스톨릭 곱셈기/제곱기 설계 (Design of Systolic Multiplier/Squarer over Finite Field GF($2^m$))

  • 유기영;김정준
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제28권6호
    • /
    • pp.289-300
    • /
    • 2001
  • 본 논문에서는 유한 필드 GF(2$_{m}$ ) 상에서 모듈러 곱셈 A($\chi$)B($\chi$) mod P($\chi$)을 수행하는 새로운 선형 문제-크기(full-size) 시스톨릭 어레이 구조인 LSB-first 곱셈기를 제안한다. 피연산자 B($\chi$)의 LSB(least significant bit)를 먼저 사용하는 LSB-first 모듈러 곱셈 알고리즘으로부터 새로운 비트별 순환 방정식을 구한다. 데이터의 흐름이 규칙적인 순환 방정식을 공간-시간 변환으로 새로운 시스톨릭 곱셈기를 설계하고 분석한다. 기존의 곱셈기와 비교할 때 제안한 곱셈기의 면적-시간 성능이 각각 10%와 18% 향상됨을 보여준다. 또한 같은 설계방법으로 곱셈과 제곱연산을 동시에 수행하는 새로운 시스톨릭 곱셈/제곱기를 제안한다. 유한 필드상의 지수연산을 위해서 제안한 시스톨릭 곱셈/제곱기를 사용할 때 곱셈기만을 사용 할 때보다 면적-시간 성능이 약 26% 향상됨을 보여준다.

  • PDF

통합설계에서 파이프라인을 지원하는 분할 알고리즘에 관한 연구 (A partitioning algorithm that apply pipeline architecture in codesign)

  • 오주영;박도순
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2002년도 추계학술발표논문집 (상)
    • /
    • pp.527-530
    • /
    • 2002
  • 본 논문에서는 하드웨어/소프트웨어 시스템의 파이프라인 실행을 지원하는 알고리즘을 제안한다. 파이프라인 실행을 지원하기 위해 시간제약과 면적제약조건을 만족하는 분한 결과를 찾는 기존의 방법은 하드웨어/소프트웨어 분할과 파이프라인 스케줄링을 독립적으로 실행하였으며 최소시간의 파이프라인 입력간격으로부터 최적의 분할 결과를 얻기 위해 점진적인 방법을 사용하기 때문에 많은 알고리즘 실행시간을 가진다. 본 논문에서는 분할 단계에서 스케줄링을 함께 고려하면서 최소 입력 간격을 갖는 파이프라인 실행을 지원하는 낮은 복잡도의 알고리즘을 제안한다. 이를 위해 최소입격간격에서의 파티션에 분포하는 노드와 종속성을 찾아서 하드웨어 구현과 프로세서에서의 분포 그래프를 생성하고, 상대적 스케줄 긴박도[8]를 구할 때는 노드 별 실행시간과 구현비용을 고려하며 분할 이후에 발생하는 통신 지연 시간을 힘 에 반영한다. 논문은 최소 입력 간격내에서 구성되는 파티션에 존재하는 노드의 파이프라인 스케줄과 시스템 제약시간을 만족하면서 구현비용을 저하시키기 위한 낮은 실행시간을 갖는 분한 알고리즘을 제안한다.

  • PDF

MLP 기반의 문자 추출을 위한 하드웨어 구현 (Hardware Implementation for MLP Based Text Detection)

  • 경동욱;정기철
    • 한국HCI학회:학술대회논문집
    • /
    • 한국HCI학회 2006년도 학술대회 1부
    • /
    • pp.766-771
    • /
    • 2006
  • 현재 많은 신경망의 하드웨어 구현은 부동 소수점 연산에 비해서 적은 면적과 빠른 수행시간을 가지는 고정소수점 연산을 많이 사용하지만, 소프트웨어에서는 일반적으로 높은 정확도를 가지는 부동소수점 연산을 사용한다. 신경망의 하드웨어 구현에서 많이 사용하는 고정소수점 연산은 부동소수점 연산에 비해서 빠른 처리속도와 적은 면적으로써 쉽게 하드웨어 구현에 용이하지만, 부동소수점 연산에 비해서 낮은 정확도와 기존의 부동소수점 연산을 사용하는 소프트웨어 신경망을 쉽게 적용할 수 없는 단점을 가진다. 본 논문에서는 부동소수점 연산을 사용하여 문자 추출 MLP의 데이터 변환 없이 적용할 수 있는 전체 파이프라이닝 설계 구조를 제안한다. 제안된 설계방법은 신경망의 전체 구조를 입력층과 은닉층을 링크 병렬화 방법과 은닉층과 출력층을 뉴런 병렬화 방법을 개선하여 쉽게 파이프라이닝 구조로 설계함으로써 신경망 처리는 은닉층 뉴런수와 동일한 주기로 처리되며, 기존의 문자추출 소프트웨어 신경망을 제안된 하드웨어 설계방법으로 구현하였을 때 11배의 빠른 성능을 나타낸다.

  • PDF