• 대한전자공학회논문지SP
• /
• 제41권5호
• /
• pp.117-124
• /
• 2004

멀티미디어 정보의 보급이 갈수록 확대 되어가는 요즘, 서로 다른 표준간의 음성 및 영상 데이터를 네트워크를 통해 전송할때 이종 네트워크간의 상호 운용이 중요한 이슈가 되고 있다. 변환 압축이라는 기술이 바로 이런 문제를 해결해 줄 수 있다. 변환 압축이란 어떤 표준으로 부호화된 신호를 다른 표준의 부호화된 신호로 전환하는 기술을 뜻하며 여기에는 비트 발생량, 공간 해상도, 시간 해상도 또는 압축 표준의 변환을 모두 포함한다. 본 논문에서는 MPEG-2에서 MPEG-4로의 변환 압축기를 공간 영역과 DCT 영역에서 각각 구현하여 비교하였다 이 변환 압축기는 디지털 방송, DVD 또는 위성방송용으로 제작된 비디오 시퀀스를 모바일 환경에서 서비스를 받을 때 유용하다. 각 표준이 지원할 수 있는 최적화된 공간 해상도를 고려하여 다운 샘플링 과정도 추가되었다. 구현된 2개의 변환 압축기의 공정한 비교를 위하여 구조의 특성상 다를 수밖에 없는 다운 샘플링 과정과 움직임 보상을 제외한 모든 블록에 대해서 동일하게 구현하였으며 빠른 변환 압축 부호화가 이루어지도록 움직임 추정을 다시 하지 않고 복호된 정보를 그대로 사용하였다. 결과 영상의 화질 비교와, 출력 파일의 크기 그리고 수행 시간에 대하여 공간 영역에서 구현한 변환 압축기가 DCT 영역에서 구현한 변환 압축기보다 더 나음을 확인하였다.

• 전기전자학회논문지
• /
• 제13권1호
• /
• pp.77-86
• /
• 2009

본 논문에서 이식형 심장 박동 조율기를 위한 심전도 검출기와 아날로그-디지털 변환기(ADC)를 설계한다. 제안한 웨이블렛 심전도 검출기는 웨이블렛 필터 뱅크 구조의 웨이블렛 변조기, 웨이블렛 합성된 심전도 신호의 가설 검정을 통한 QRS 신호 검출기와 0-교차점을 이용한 잡음 검출기로 구성된다. 저전력 소모의 동작을 유지하며 보다 높은 검출 정확도를 갖는 심전도 검출기의 구현을 위해, 다중스케일 곱의 알고리즘과 적응형의 임계값을 갖는 알고리즘을 사용하였다. 또한 심전도 검출기의 입력단에 위치하는 저전력 Successive Approximation Register ADC의 구현을 위해, 신호 변환의 주기 중, 매우 짧은 시간 동안에만 동작하는 비교기와 수동 소자로 구성되는 Sample&Hold를 사용하였다. 제안한 회로는 표준 CMOS $0.35{\mu}m$ 공정을 사용하여 집적 및 제작되었고, 99.32%의 높은 검출 정확도와 3V의 전원 전압에서 $19.02{\mu}W$의 매우 낮은 전력 소모를 갖는 것을 실험을 통해 확인하였다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 춘계학술대회 발표 논문집
• /
• pp.8-11
• /
• 2003

본 연구는 AC서보 모터의 벡터 제어를 구현하는데 있어 디지털 제어에 의한 시간 지연 및 Af) 변환기, QEP(Quadrature Encoder Pulse Circuit)등 주변 소자의 시간 지연에 의한 노이즈를 최소화하지 위하여 고성능 저 전압형 DSP인 TMX320F2812를 사용하였다. TMX320F2812는 150MIPS의 빠른 연산 속도와 12비트의 AD 컨버터, QEP회로는 물론 공간 전압 벡터 PWM을 발생시킬 수 있는 기능을 가진 모터 제어용 원친 DSP이다. 이와 같이 주변 회로들을 내장한 고성능 DSP의 사용은 모터 제어부의 하드웨어적인 구성을 간소화 시키고 이로 인한 비용 절감을 얻을 수 있다. 또한 전류 샘플을 위한 필터 부분을 디지털 필터화 하여 전류 샘플링 노이즈를 제거하였고, 옵셋 전압을 이용한 SVPWM을 구현하여 연산 시간을 대폭 단축 하였다. TMX320F2812의 단점인 고정 소수점 연산에 대해서는 각 변수에 대한 스케일링을 통해 유효 자리를 확보하였다.

• 디지털콘텐츠학회 논문지
• /
• 제13권1호
• /
• pp.31-36
• /
• 2012

국가 지리 정보 시스템에 의해 국가 기본 지형도가 DXF 포맷으로 제작되어 있고, CAD로 작성된 정보들이 풍부하며 스캐너를 이용하여 쉽게 데이터를 획득 가능함으로 기존의 DXF 파일의 수입은 비용과 시간을 절약한다. 또한, 지형도와 같은 공간 데이터를 GIS를 위한 중간 파일인 PostScript와 같은 포맷으로 변환하여 다른 시스템으로 수출이 가능하도록 하여야 한다. 이를 위해, 본 논문에서는 DXF 포맷으로 작성된 파일을 MVF로 수입하고, 다시 PostScript로 수출하기 위하여 공간 객체 변환기를 구성하는 3개의 단위 모듈인 파일 처리 모듈, MVF 수입 모듈, 그리고 MVF 수출 모듈들을 설계 및 구현하였다. 그리고 DXF 파일로 되어 있는 지형도에 대해서 실제 변환을 검증해 보았다.

• 한국통신학회논문지
• /
• 제14권4호
• /
• pp.423-434
• /
• 1989

본 논문에서는 디지털 변환다중장치의 각 채널의 PRS 전송 방식을 적용하였을 때 나타나는 문제점들을 도출하고, 이들을 해결학기 위하여 단위펄스로 TMRCP를 사용한 PRS 전송 시스쳄을 제안하였으며, 이를 FFT 다위상 여파기를 이용한 변환다중장치의 개념에 적용하여 설계하는 기법을 제시 하였다. 4KHz로 대역 제한된 음성채널에 대하여 약 2.5KHz(Guard-band 포함)의 대역폭을 요구하는 TMRCP-PRS 신호를 24채널의 체계에 적용하므로서 전송로 상에서 나타나는 PRS 방식의 잇점을 그대로 유지하며, 채널간의 간섭 문제를 해결하고, 속도 융통성을 향상시키므로 체계의 호나경에 따르는 시간 오류는 물론 손실 전력을 감소 시킬 수 있는 안정된 시스템을 구성한다. 전체 시스템은 일반적인 변환다중장치의 전후에 TMRCP를 이용한 PCM-PRS, PRS-PCM 변환기를 첨가한 형태로 이루어진다.

• 한국정보통신학회논문지
• /
• 제9권5호
• /
• pp.1073-1081
• /
• 2005

본 논문은 상위 7비트와 하위 3비트의 segmented 전류원 구조로서 최적화 된 binary-thermal decoding 방식을 이용한 3.3v 10비트 CMOS D/A 변환기를 제안한다. segmeted 전류원 구조와 최적화 된 binary-thermal decoding 방식을 D/A 변환기가 지니므로 가질 수 있는 장점은 디코딩 논리회로의 복잡성을 단순화함으로 칩면적을 줄일 수 있다. 제안된 변환기는 0.35um CMOS n-well 표준공정을 이용하여 제작되었으며, 유효 칩면적은 $0.953mm^2$ 이다. 설계된 칩의 상승/하강시간, 정작시간 및 INL/DNL은 각각 1.92/2.1 ns, 12.71 ns, ${\pm}2.3/{\pm}0.58$ LSB로 나타났다. 또한 설계된 D/A 변환기는 3.3V의 공급전원에서는 224mW의 전력소모가 측정되었다.

• 한국정보통신학회논문지
• /
• 제12권4호
• /
• pp.691-698
• /
• 2008

본 논문은 상위 7-비트와 하위3-비트의 binary-thermal decoding 방식과 segmented 전류원 구조로서 전력소모, 선형성 및 글리치 에너지 등 주요 사양을 고려하여, 3.3V 10비트 CMOS D/A 변환기를 제안한다. 동적 성능을 향상 시키기위해 출력단에 return-to-zero 회로를 사용하였고, segmented 전류원 구조와 최적화 된 binary-thermal decoding 방식으로 D/A 변환기가 가질 수 있는 장점은 디코딩 논리 회로의 복잡성을 단순화함으로 칩면적을 줄일 수 있다. 제안된 변환기는 $0.35{\mu}m$ CMOS n-well 표준공정을 이용한다. 설계된 회로의 상승/하강시간, 정착시간, 및 INL/DNL은 각각 1.90/2.0ns, 12.79ns, ${\pm}2.5/{\pm}0.7\;LSB$로 나타난다. 또한 설계된 D/A 변환기는 3.3V의 공급전원에서는 250mW의 전력소모가 측정된다.

• 한국통신학회논문지
• /
• 제26권10B호
• /
• pp.1464-1469
• /
• 2001

본 논문에서는 디지털 하이브리드 위상고정루프(Digital Hybrid Phase-Locked Loop, DHPLL) 주파수 합성기 구조에서 고 순도 스펙트럼과 초고속 스위칭 속도를 위한 설계기술을 제안한다. D/A 변환기 출력으로 전압제어발진기(Voltage Controlled Oscillator, VCO)를 구동하는 개 루프(open-loop) 구성 방식과 기존 위상고정루프(Phase Locked Loop, PLL)의 폐 루프(closed-loop) 구성 방식을 혼합한 하이브리드 구조의 주파수 합성기를 고려하여, 시스템 변수(개 루프 대역과 위상 여유)와 성능 파라미터(정착시간, 위상 잡음, 그리고 최대 오버슈트(Max. overshoot)의 관계를 연구하였다. 그리고 이 관계를 통해 스펙트럼 순도와 스위칭 속도를 향상시키기 위한 최적의 3가지 설계방안을 제시한다. 컴퓨터 시뮬레이션 결과, 주파수 스위칭 과정에서 발생하는 최대 오버슈트가 0.0991%이고 완전 정상상태 도달시간은 0.288msec이다. offset 주파수 10KHz에서 위상 잡음은 -128.15dBc이다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2004년도 춘계학술발표대회 논문집 제23권 1호
• /
• pp.183-186
• /
• 2004

본 논문에서는 수중 초음파 통신용 QPSK 버스트 수신기를 DSP시스템을 이용하여 구현하기위한 시스템 설계에 대하여 논한다. 본 논문에서 고려하는 시스템은 25kHz의 반송주파수를 사용하고, 심벌율은 5kHz이며, 데이터 전송율은 10,000bps이다. 송신기에서 심벌정보를 전송하기 위해 펄스성형필터를 거친 신호를 디지털 믹서기를 이용하여 디지털 영역에서 반송주파수 대역으로 신호를 변조한 후 200kHz로 샘플링하는 D/A변환기를 이용하여 전송 아날로그 신호를 생성한다. 수신기에서는 수신 신호를 디지털로 처리하기 위하여 100kHz로 free running하는 A/D 변환기를 이용하여 수신 데이터를 얻는다. 수신기에서는 32심벌 길이의 프리앰블을 이용하여 프레임 동기를 찾음과 동시에 개략적인 심벌시간 동기와 위상편이를 추정한다. 추정한 위상편이값은 2차 PLL (phase-looked loop)의 초기값으로 사용하여 위상 추적을 수행하는 전송 시스템이다. 또한, 된 논문에서는 실해역 전송 시험 테이터를 통하여 조류의 변화에 의해 발생하는 Doppler 편이를 보상하기 위하여 PLL이 필수적으로 필요함을 보인다.

• 한국인터넷방송통신학회논문지
• /
• 제12권1호
• /
• pp.211-216
• /
• 2012

연속시간 시스템의 제어 이론은 잘 개발되어 왔다. 컴퓨터 기술의 발달로 인해 디지털 제어 기법이 여러 분야에 적용되어 왔다. 제어 시스템에 시간 지연이 있는 경우는 시스템을 효율적으로 제어하는 것이 어렵다. 제어기와 액츄에이터 그리고 센서와 제어기 간에 있는 지연은 제어 성능을 떨어뜨리고 전체 시스템을 불안정하게 할 수 있다. 본 논문에서는 다중의 상태, 입력 그리고 출력 지연을 가지는 제어 시스템을 위한 새로운 근사 이산화 방법과 디지털 설계 그리고 조정가능한 계수를 가지는 일반화된 쌍선형 변환 방법을 제안한다. 이 방법은 정수의 시간 지연을 가지는 이산 시간 모델을 동일한 연속 시간 모델로 다시 변환할 수 있다. 실제적인 예제를 통해 제안된 방법의 효율성을 증명한다.