• 제목/요약/키워드: 스크램블러

검색결과 18건 처리시간 0.025초

광섬유 SGS 모드 스크램블러의 특성 해석에 관한 연구 (Characteristics of Optical Fiber SGS Mode Scrambler)

  • 이상호;강민호;박한규
    • 대한전자공학회논문지
    • /
    • 제21권1호
    • /
    • pp.1-6
    • /
    • 1984
  • 기하광학적 해석방법으로 입사조건에 따른 SCS(step-graded-step) 모드 스크램블러의 near field pattern, 모달 파우어 분포 및 far field pattern을 계산하고, 실험결과와 일치함을 보였다. 이로부터 SGS 모드 스크램블러에 의해 피측정 graded index 광섬유에서 stable mode launching이 이루어짐을 설명하였다. 또한 SGS 모드 스크램블러의 효과적 사용 방법으로는 입사 NA를 적게하는 것이 좋다는 것을 알았으며, 실험으로 확인하였다.

  • PDF

차량 통신 기술을 위한 OFDM 모듈레이션의 64-비트 스크램블러 설계 (The 64-Bit Scrambler Design of the OFDM Modulation for Vehicles Communications Technology)

  • 이대식
    • 인터넷정보학회논문지
    • /
    • 제14권1호
    • /
    • pp.15-22
    • /
    • 2013
  • WAVE 시스템은 IEEE 802.11p표준으로 지능형 교통시스템 서비스에 응용되는 새로운 개념 및 차량 통신 기술이다. 또한 WAVE 시스템은 도로상의 트래픽의 효율과 안전을 높인다. 그러나 WAVE 시스템의 OFDM 모듈레이션에서 스크램블러 비트 연산 알고리즘은 하드웨어나 소프트웨어 측면에서 병렬 처리가 불가능하므로 효율성이 떨어지게 된다. 본 논문에서는 스크램블러의 비트 연산으로 64비트 행렬 테이블을 구성하는 알고리즘과 64비트 행렬 테이블과 입력 데이터를 병렬 연산하는 알고리즘을 제안하였다. 제안한 알고리즘은 64비트 행렬 테이블을 적용하여 실행한 결과 비트연산 스크램블러보다 1회와 10000회 처리 속도는 약 40.08%-40.27%가 향상되고, 초당 처리 횟수는 468.35회 더 수행할 수 있고, 32비트 스크램블러보다 1회와 10000회 처리 속도는 약 7.53%-7.84%가 향상되고, 초당 처리 횟수는 91.44회 더 수행할 수 있다. 따라서 64비트로 연산하는 스크램블러 알고리즘은 64비트를 처리할 수 있는 CPU를 사용한다면 32비트 스크램블러보다 40% 이상 성능을 향상시킬 수 있다.

WAVE 시스템에서 스크램블러의 속도 향상을 위한 연구 (Research for Improving the Speed of Scrambler in the WAVE System)

  • 이대식;유영모;이상윤;오세갑
    • 한국통신학회논문지
    • /
    • 제37A권9호
    • /
    • pp.799-808
    • /
    • 2012
  • WAVE(Wireless Access for Vehicular Environment) 시스템에서 스크램블러의 비트 연산은 하드웨어나 소프트웨어 측면에서 병렬 처리가 불가능하여 효율성이 떨어지게 된다. 본 논문에서는 행렬 테이블에서 시작 위치를 찾는 알고리즘을 제안한다. 또한 스크램블러의 비트 연산 알고리즘과 행렬 테이블 구성 알고리즘, 행렬 테이블에서 시작 위치를 찾는 알고리즘을 8비트, 16비트, 32비트 단위로 처리하여 성능을 비교 분석한 결과 초당 처리 횟수는 8비트는 2917.8회, 16비트는 5432.1회, 32비트는 10277.8회 더 수행할 수 있었다. 따라서 행렬 테이블에서 시작 위치를 찾는 알고리즘이 WAVE 시스템에서 스크램블러의 속도를 향상시키고, 지능형 교통 체계(ITS)에서 노변장치와 차량(V2I) 또는 차량 사이의 통신(V2V)으로 다양한 정보 수집의 수신 속도와 정밀도를 향상시킬 수 있다.

WAVE 시스템에서 행렬 테이블로 연산하기 위한 알고리즘 설계 및 구현 (The Algorithm Design and Implemention for Operation using a Matrix Table in the WAVE system)

  • 이대식;유영모;이상윤;장청룡
    • 한국통신학회논문지
    • /
    • 제37권4A호
    • /
    • pp.189-196
    • /
    • 2012
  • WAVE(Wireless Access for Vehicular Environment) 시스템은 차량용 통신 기술로서, 차량 운전 중 발생 가능한 사고들을 미연에 방지하기 위한 서비스와 차량기능 관리, 시스템 장애를 모니터링하는 각종 서비스를 제공하기 위해 사용된다. 그러나 WAVE 시스템의 스크램블러 비트 연산은 병렬 처리가 불가능하므로 소프트웨어나 하드웨어 설계의 효율성이 떨어지게 된다. 본 논문에서는 스크램블러의 비트 연산 과정으로 행렬 테이블을 구성하는 알고리즘과 입력 데이터와 행렬 테이블을 병렬 연산하는 알고리즘을 제안한다. 본 논문에서 제안한 스크램블러 알고리즘은 입력 데이터의 입력 단위가 8비트, 16비트, 32비트, 64비트냐에 따라 처리 속도가 다르지만 입력 단위에 따라 병렬 처리가 가능하므로 WAVE 시스템의 처리 속도를 더욱 향상시킨다.

DAB 시스템에서 낮은 복잡도와 효율적인 구조를 갖는 FEC 설계 (FEC design with low complexity and efficient structure for DAB system)

  • 김주병;임영진;이문호;이광재
    • 한국통신학회논문지
    • /
    • 제26권8A호
    • /
    • pp.1348-1357
    • /
    • 2001
  • 본 논문에서는 DAB 시스템에서 사용하는 FEC(Forward Error Correction) 블록을 하드웨어 크기를 고려하여 효율적인 구조를 갖도록 설계하였다. DAB 시스템의 FEC 블록은 크게 스크램블러(에너지분산), 리드-솔로몬 코더, 길쌈 인터리버로 구성된다. RS 디코더 블록 중 키 방정식을 계산해 내는 블록과 길쌈 인터리버가 차지하는 하드웨어 비중은 굉장히 크다. 본 논문에서는 스크램블러 부분에서 데이터의 시작을 알려주는 신호의 효율적인 검출기법을 제안하고, 리드-솔로몬 디코더 블록의 수정 유클리드 알고리즘을 효율적인 하드웨어로 구현하기 위한 새로운 구조와 길쌈 인터리버에서 최적의 메모리 구조를 효과적인 구조를 제안한다. 제안한 구조에서는 단지 8개의 GF 곱셈기와 4개의 덧셈기만을 가지고 RS 디코더의 수정 유클리드 알고리즘을 구현하였으며, 2 RAM(128)과 4 RAM(256)을 가지고 컨벌루셔널 인터리버를 구현하였다. 제안한 구조로 설계했을 경우 디코더 블록이 Altera-FPGA 칩(FLEX10K)에 모두 들어갈 수 있었다.

  • PDF

H.264/AVC를 위한 고속 스크램블러/디스크램블러 (Fast Scrambler/Descrambler for H.264/AVC)

  • 이호재;남제호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.289-290
    • /
    • 2006
  • With increasing the volume of digital multimedia market, the security and multimedia content protection issues are arising. Interest in H.264/AVC is emerging and special features in H.264/AVC element stream must be considered. We developed a new algorithm which scrambles and descrambles H.264/AVC element stream in compressed domain using manipulating CABAC initialization table and DCT coefficients. Extensive experimental results indicate that the proposed algorithm is effective and promising.

  • PDF

IEEE 802.11a Wireless Lan CODEC 칩 설계 (IEEE 802.11a Wireless Lan CODEC Chip Design)

  • 변남현;조영규;정차근
    • 융합신호처리학회 학술대회논문집
    • /
    • 한국신호처리시스템학회 2003년도 하계학술대회 논문집
    • /
    • pp.197-200
    • /
    • 2003
  • 본 논문에서는 IEEE 802.11a 무선 LAN 용 CODEC 회로를 설계하고, VHDL 코딩과 FPGA에 의한 회로설계 검증에 관해 기술한다. IEEE 802.lla WLAN CODEC의 구조는 크게 데이터 보호를 위한 스크램블러/디스크램블러, 채널 에러에 대한 정보보호를 위한 Convolutional 부호기와 Viterbi 복호기로 구성된 채널 코덱, 그리고 연집에러를 랜덤 에러로 변화시키는 인터리버/디인터리버로 구성된다. 본 논문에서는, 이와 같은 CODEC의 각 부분을 하드웨어로 구현하기 위한 새로운 회로구성을 제안하고, 그 성능을 VHDL 코딩에 의한 시뮬레이션과 FPGA에 의한 하드웨어 검증 결과를 제시한다.

  • PDF

IEEE 802.11a WLAN용 CODEC 회로 설계 (A Circuit Design of CODEC for the IEEE 802.11a WLAN)

  • 조영규;변남현;정차근
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (C)
    • /
    • pp.442-444
    • /
    • 2003
  • 본 논문에서는 IEEE 802.113 무선 LAN 용 CODEC 회로를 설계하고, VHDL 코딩 과 FPGA에 의한 회로설계 검증에 관해 기술한다. IEEE 802.11a WLAN CODEC의 구조는 크게 데이터 보호를 위한 스크램블러/디스크램블러, 채널 에러에 대한 정보보호를 위한 Convolutional 부호기와 Viterbi 복호기로 구성된 채널 코덱, 그리고 연집에러를 랜덤 에러로 변화시키는 인터리버/디인터 리버로 구성된다. 본 논문에서는, 이와 같은 CODEC의 각 부분을 하드웨어로 구현하기 위한 새로운 회로구성을 제안하고, 그 성능을 VHDL 코딩에 의한 시뮬레이션과 FPGA에 의한 하드웨어 검증 결과를 제시한다.

  • PDF

자이로용 Er-첨가 광섬유 광원에서 편광 스크램블링을 이용한 편광효과의 억제 (Suppression of polarization effects in Er-doped fiber source for gyroscope by polarization scrambling)

  • 김택중;진영준;박희갑
    • 한국광학회지
    • /
    • 제14권4호
    • /
    • pp.449-453
    • /
    • 2003
  • 자이로스코프용 광대역폭 erbium 첨가 광섬유 광원에서 중심파장의 편광의존성을 억제하기 위하여 펌프광의 편광을 변조함으로써 스크램블링하는 방식을 사용하였다. 원통형 PZT에 광섬유를 감은 형태의 편광변조기에 적정진폭의 변조를 가함으로써 펌프광의 편광도(시간평균치)를 1.4%까지 낮출 수 있었다. 펌프 편광 스크램블러와 출력단 depolarizer를 함께 사용한 경우에 임의의 편광변화에 대한 광원의 중심파장 변화가 측정기의 측정한계(∼5 ppm) 이하로 관찰되었다.

차세대 인터넷 구축을 위한 Packet over SONET/SDH 기술의 분석 (An Analysis of Packet over SONET/SDH for the Next Generation Internet)

  • 박준현;홍석원
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 1999년도 춘계종합학술대회
    • /
    • pp.156-160
    • /
    • 1999
  • 본 논문에서는 현재 차세대 인터넷 백본망 구축을 위한 대안의 하나로 주목받고 있는 IP over SONET/SDH 기술에 대해 설명한다. 먼저 IP over SONET/SDH의 프로토콜 스택에 대해 소개하고 기존 스크램블러의 고의적인 패킷 손실 가능성에 의해 제안된 해결책을 설명한다. 그리고 IP Over SONET/SDH에 의한 백본망의 구조에 대해서 소개한다. 마지막으로 차세대 인터넷 백본 기술의 또 다른 대안인 IP over SONET/SDH기술과 비교하고 각 기술의 장단점을 고려한 차세대 백본망 구축의 최적 대안을 제시하도록 하였다.

  • PDF