• Title/Summary/Keyword: 스위치

Search Result 2,625, Processing Time 0.028 seconds

태양 양성자 이벤트에 의한 삼중 접합 GAGET2-ID2 태양전지 열화 (Triple Junction GAGET2-ID2 Solar Cell Degradation by Solar Proton Events)

  • 구자춘;박정언;문건우
    • 한국항공우주학회지
    • /
    • 제49권12호
    • /
    • pp.1019-1025
    • /
    • 2021
  • 거의 모든 우주 환경에서 태양전지 열화는 양성자에 의해 좌우된다. 정지궤도는 전자 방사선 벨트에 위치하지만 태양 이벤트에서 방출된 양성자는 여전히 태양전지 열화의 주된 요소이다. 2010년 6월 26일 천리안 1호가 발사된 이후로, 2012년 1월 23일에서 29일 그리고 2012년 3월 7일에서 14일에 다년 평균 관측 수준의 약 30배 이상의 플루언스를 갖는 양성자 이벤트가 관측되었다. 본 논문은 2012년 1월과 3월에 발생한 태양 양성자 이벤트에 의해 감시 셀의 개방회로 전압(Voc)과 션트 스위치에 연결된 한 섹션의 단락회로 전류(Isc)에 대한 태양전지 열화에 대해 연구한다. 태양전지의 성능을 평가하기 위해 전압과 전류의 비행 데이터는 온도, 지구-태양 거리, 태양 각도로 보정한 후 임무 초기 태양전지 특성과 비교한다. Voc 전압은 2012년 1월 양성자 이벤트 이전과 비교하여 2012년 3월 양성자 이벤트 이후에 약 23.6mV 감소되었다. 감소된 Voc 전압은 임무 초기값 2575mV에 대해 1% 미만이다. Isc 전류는 예상대로 2012년 3월 양성자 이벤트에서 무시할 정도로 감소되었다.

SDN과 허니팟 기반 동적 파라미터 조절을 통한 지능적 서비스 거부 공격 차단 (Blocking Intelligent Dos Attack with SDN)

  • 윤준혁;문성식;김미희
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제11권1호
    • /
    • pp.23-34
    • /
    • 2022
  • 네트워크 기술의 발달로 그 적용 영역 또한 다양해지면서 다양한 목적의 프로토콜이 개발되고 트래픽의 양이 폭발적으로 증가하게 되었다. 따라서 기존의 전통적인 스위칭, 라우팅 방식으로는 네트워크 관리자가 망의 안정성과 보안 기준을 충족하기 어렵다. 소프트웨어 정의 네트워킹(SDN)은 이러한 문제를 해결하기 위해 제시된 새로운 네트워킹 패러다임이다. SDN은 네트워크 동작을 프로그래밍하여 효율적으로 네트워크를 관리할 수 있도록 한다. 이는 네트워크 관리자가 다양한 여러 양상의 공격에 대해서 유연한 대응을 할 수 있는 장점을 가진다. 본 논문에서는 SDN의 이러한 특성을 활용하여 SDN 구성 요소인 컨트롤러와 스위치를 통해 공격 정보를 수집하고 이를 기반으로 공격을 탐지하는 위협 레벨 관리 모듈, 공격 탐지 모듈, 패킷 통계 모듈, 플로우 규칙 생성기를 설계하여 프로그래밍하고 허니팟을 적용하여 지능형 공격자의 서비스 거부 공격(DoS)을 차단하는 방법을 제시한다. 제안 시스템에서 공격 패킷은 수정 가능한 플로우 규칙에 의해 허니팟으로 빠르게 전달될 수 있도록 하였으며, 공격 패킷을 전달받은 허니팟은 이를 기반으로 지능적 공격의 패턴을 분석하도록 하였다. 분석 결과에 따라 지능적 공격에 대응할 수 있도록 공격 탐지 모듈과 위협 레벨 관리 모듈을 조정한다. 제안 시스템을 실제로 구현하고 공격 패턴 및 공격 수준을 다양화한 지능적 공격을 수행하고 기존 시스템과 비교하여 공격 탐지율을 확인함으로써 제안 시스템의 성능과 실현 가능성을 보였다.

실시간 소전력 감시 및 원격제어용 지능형 콘센트 개발 (Development of Intelligent Outlets for Real-Time Small Power Monitoring and Remote Control)

  • 홍경진
    • 한국인터넷방송통신학회논문지
    • /
    • 제23권2호
    • /
    • pp.169-174
    • /
    • 2023
  • 현재 가정이나 사무실 및 공장 등 전력 수요가 증가하면서 전체 전력 사용량도 증가하고 있다. 전력사용의 증가는 에너지 절약에 대한 의식 변화가 나타나면서 대기전력에 대한 관심도도 높아졌다. 가정용 및 사무용 기기는 대기상태에서도 전력을 소모하고 있다. 이에 대기전력의 저감에 대한 필요성이 매우 커지고 있으며 대기전력 1W이하를 목표로 하고 있다. 지능형 콘센트는 근거리 무선망을 이용하여 홈네트워크에 연결하고 콘센트에 연결된 램프나 가전기기의 대기전력을 차단하거나 절감시키는 것이다. 본 연구에서는 근거리 무선망(Zigbee)를 이용하여 콘센트에 연결된 조명램프나 가전기기에서 사용하는 전기의 사용량을 원격으로 모니터링 하고 대기전력을 차단할 수 있는 모니터링 시스템과 지능형 콘센트을 개발하고자 한다. 또한, 개발하는 지능형 콘센트와 모니터링 시스템은 휴대용 장치(리모콘)를 이용하여 사용자가 손쉽게 대기전력을 차단할 수 있다.지능형 콘센트는 대기전력을 저감시킬 뿐만 아니라 화재 방재 시스템에도 응용 가능할 것이다. 대기하는 전력을 차단 하는 장치는 지능형 콘센트와 대기전력 차단 스위치를 포함하므로 누전과 화재를 방지할 것이다.

Design and Implementation of Economical Smart Wall Switch with IEEE 802.11b/g/n

  • Myeong-Chul Park;Hyoun-Chul Choi;Cha-Hun Park
    • 한국컴퓨터정보학회논문지
    • /
    • 제28권8호
    • /
    • pp.103-109
    • /
    • 2023
  • 본 논문에서는 IEEE 802.11b/g/n 규격의 2.4GHz 대역 통신 기반의 스마트 벽스위치를 제안한다. 4차 산업 시대로 진화하면서 스마트 홈 솔루션 개발이 활발히 진행 중이며 스마트 벽스위치에 대한 적용사례가 증가하고 있다. 가격 경쟁력을 통해 시장을 선점하고 있는 중국 제품은 대부분 블루투스와 지그비 통신 방식의 스위치를 사용하고 있다. 하지만, 지그비 통신은 저전력인데 반해 블루투스보다 통신속도가 늦고 별도의 허브를 통한 네트워크 구성이 추가적으로 요구되는 단점이 있다. 블루투스 방식은 와이파이 통신에 비해 통신 범위와 속도가 낮고 통신 대기시간이 비교적 길며 보안성이 취약한 것이 문제점이다. 본 연구에서는 와이파이 통신 기술을 적용한 IEEE 802.11b/g/n 스마트 벽스위치를 개발하였다. 또한, 2선식 구조를 통하여 건물 내 별도의 중선선 시공을 통한 추가 비용이 발생하지 않게 설계하였다. 연구의 결과물은 기존 벽스위치에 비해 30%이상 저렴하여 기술 경쟁력뿐만 아니라 가격 경쟁력에서도 시장을 선점할 수 있을 것으로 판단한다.

인장 좌굴 현상을 수반하는 음의 포아송 효과를 가지는 구조물 해석을 위한 비선형 트러스 유한요소 모델 (A Nonlinear Truss Finite Element Model for Structures with Negative Poisson Effect Accompanied by Tensile Buckling)

  • 김태완;김준식
    • 한국전산구조공학회논문집
    • /
    • 제36권3호
    • /
    • pp.193-201
    • /
    • 2023
  • 본 논문에서는 인장 좌굴 현상을 소개하고 이를 이용한 음의 포아송 효과를 가지는 구조물에 대한 분석을 다룬다. 일반적으로 널리 알려진 좌굴은 압축하중 하에서의 안정성 문제임에 반하여, 인장 좌굴은 인장에 의해 국소적으로 압축력이 생겨 발생하는 좌굴이다. 고전적인 좌굴에 비하여 비교적 최근의 연구이기 때문에 상대적으로 잘 알려지지 않았다. 이에 인장 좌굴 현상을 에너지 관점에서 고찰하고, 해석을 위하여 비틀림 스프링을 가지는 비선형 트러스 유한요소의 정식화를 수행하였다. 비선형해석을 통해 후좌굴 거동을 분석하고 비틀림 스프링이 주요 인자임을 확인하였다. 이러한 후좌굴 거동은 음의 포아송 비를 가지는 구조물에 적용할 수 있으며, 기계적 스위치 등의 장치에 적용할 가능성을 보였다. 얻어진 결과들의 정확성 확인을 위하여 해석해와 상용 유한요소해석 결과들과 비교하여, 개발된 유한요소 모델이 기초 설계에 유용함을 보였다.

센서 노드 응용을 위한 저전력 8비트 1MS/s CMOS 비동기 축차근사형 ADC 설계 (Design of a Low-Power 8-bit 1-MS/s CMOS Asynchronous SAR ADC for Sensor Node Applications)

  • 손지훈;김민석;천지민
    • 한국정보전자통신기술학회논문지
    • /
    • 제16권6호
    • /
    • pp.454-464
    • /
    • 2023
  • 본 논문은 센서 노드 응용을 위한 1MS/s의 샘플링 속도를 가지는 저전력 8비트 비동기 축차근사형(successive approximation register, SAR) 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 제안한다. 이 ADC는 선형성을 개선하기 위해 부트스트랩 스위치를 사용하며, 공통모드 전압(Common-mode voltage, VCM) 기반의 커패시터 디지털-아날로그 변환기 (capacitor digital-to-analog converter, CDAC) 스위칭 기법을 적용하여 DAC의 전력 소모와 면적을 줄인다. 외부 클럭에 동기화해서 동작하는 기존 동기 방식의 SAR ADC는 샘플링 속도보다 빠른 클럭의 사용으로 인해 전력 소비가 커지는 단점을 가지며 이는 내부 비교를 비동기 방식으로 처리하는 비동기 SAR ADC 구조를 사용하여 해결할 수 있다. 또한, 낮은 해상도의 설계에서 발생하는 큰 디지털 전력 소모를 줄이기 위해 동적 논리 회로를 사용하여 SAR 로직를 설계하였다. 제안된 회로는 180nm CMOS 공정으로 시뮬레이션을 수행하였으며, 1.8V 전원전압과 1MS/s의 샘플링 속도에서 46.06𝜇W의 전력을 소비하고, 49.76dB의 신호 대 잡음 및 왜곡 비율(signal-to-noise and distortion ratio, SNDR)과 7.9738bit의 유효 비트 수(effective number of bits, ENOB)를 달성하였으며 183.2fJ/conv-step의 성능 지수(figure-of-merit, FoM)를 얻었다. 시뮬레이션으로 측정된 차동 비선형성(differential non-linearity, DNL)과 적분 비선형성(integral non-linearity, INL)은 각각 +0.186/-0.157 LSB와 +0.111/-0.169 LSB이다.

의료기관 내 영상의학 검사 장비의 표면 오염도 분석 연구 (Research on Surface Contamination Analysis of Radiology Examination Equipment in Medical Institutions)

  • 이신우;김다은;문채원;김갑중;김상하;박혜미;유세종
    • 한국방사선학회논문지
    • /
    • 제18권2호
    • /
    • pp.171-177
    • /
    • 2024
  • 본 연구에서는 대전지역 종합병원 중 일반촬영장치, CT, MRI 검사 장치 각 2대씩 선정하여 시간대 별 검사 장치의 표면오염도를 측정하여 감염도를 예측하고 감염 예방을 위한 기초자료로 활용하고자 실험을 하였다. 그 결과 일반촬영장치와 MRI 검사장치의 시간대 별 표면 오염도는 13시>8시>16시 순이였으며, CT검사 장치는 13시>16시>8시 순이었으며 이는 검사 건수의 영향으로 나타났다. 또한 검사 장치 부위 별 표면 오염도 결과는 일반촬영장치는 Stand Bucky 손잡이, CT 검사장치는 머리받침대, MRI 검사 장치는 조작 스위치에서 ATP 오염도 수치가 가장 많이 나왔으며, 이는 접촉 건수와 밀접한 관계가 있었다. 소독 전후를 비교한 결과 소독 후 모든 장치에서 유의한 차이로 감소한 결과를 보였다. 실험 결과를 바탕으로 영상의학과 검사실의 오염도를 파악하고 감염질환을 예방할 수 있는 기초자료가 될 수 있을 것이라고 사료된다.

CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 저 전력 0.13um CMOS ADC (A 10b 50MS/s Low-Power Skinny-Type 0.13um CMOS ADC for CIS Applications)

  • 송정은;황동현;황원석;김광수;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제48권5호
    • /
    • pp.25-33
    • /
    • 2011
  • 본 논문에서는 CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 0.13um CMOS 3단 파이프라인 ADC를 제안한다. 통상 CIS에 사용되는 아날로그 회로에서는 수용 가능한 조도 범위를 충분히 확보하기 위해 높은 전원전압을 사용하여 넓은 범위의 아날로그 신호를 처리한다. 그 반면, 디지털 회로에서는 전력 효율성을 위해 낮은 전원전압을 사용하므로 제안하는 ADC는 해당 전원전압들을 모두 사용하여 넓은 범위의 아날로그 신호를 낮은 전압 기반의 디지털 데이터로 변환하도록 설계하였다. 또한 2개의 잔류 증폭기에 적용한 증폭기 공유기법은 각 단의 증폭동작에 따라 전류를 조절함으로써 증폭기의 성능을 최적화 하여 전력 효율을 더욱 향상시켰다. 동일한 구조를 가진 3개의 FLASH ADC에서는 인터폴레이션 기법을 통해 비교기의 입력 단 개수를 절반으로 줄였으며, 프리앰프를 제거하여 래치만으로 비교기를 구성하였다. 또한 래치에 입력 단과 출력 단을 분리하는 풀-다운 스위치를 사용하여 킥-백 잡음으로 인한 문제를 최소화하였다. 기준전류 및 전압회로에서는 온-칩 저 전력 전압구동회로만으로 요구되는 정착시간 성능을 확보하였으며, 디지털 교정회로에는 신호특성에 따른 두 종류의 레벨-쉬프트 회로를 두어 낮은 전압의 디지털 데이터가 출력되도록 설계하였다. 제안하는 시제품 ADC는 0.35um thick-gate-oxide 트랜지스터를 지원하는 0.13um CMOS로 제작되었으며, 측정된 DNL 및 INL은 10비트에서 각각 최대 0.42LSB, 1.19LSB 수준을 보이며, 동적 성능은 50MS/s 동작속도에서 55.4dB의 SNDR과 68.7dB의 SFDR을 보인다. 시제품 ADC의 칩 면적은 0.53$mm^2$이며, 2.0V의 아날로그 전압, 2.8V 및 1.2V 등 두 종류의 디지털 전원전압에서 총 15.6mW의 전력을 소모한다.

하반신 마비환자의 FES 독립보행을 위한 근육 강화 프로그램 (FES Exercise Program for Independent Paraplegic Walking)

  • 강선화;강곤;최현주;김종문;정순열;정진상
    • 대한의용생체공학회:의공학회지
    • /
    • 제19권1호
    • /
    • pp.69-80
    • /
    • 1998
  • 본 연구에서는 엑서사이즈 프로그램이 FES를 이용한 하반신 마비환자의 일어서기 및 보행에 미치는 영향을 고찰하였으며, 또한 주요 다리근육들의 전기자극에 대한 수축특성과 피로특성에 주안점을 두었다. 정상인 10명과 완전 하반신 마비환자 4명의 대퇴사두근에 연속적 혹은 간헐적으로 전기자극을 가하였고, 자극주파수는 20Hz와 80Hz로 하였다. 또 근육의 길이에 따른 피로현상을 살펴보기 위하여 무릎의 각도를 90$^{\circ}$와 150$^{\circ}$로 각각 고정한 뒤 무릎신근 토크를 측정하였다. 그 결과를 바탕으로 남자 하반신 마비환자의 대퇴사두근과 장딴지근에 지난 2년간 FES엑서사이즈를 시행하였다. 무릎신근의 근력이 체중을 지지하기에 충분하다고 판단되었을 때 FES 일어서기를 시작하였으며, 자세교환 연습을 거친 뒤 평행봉 혹은 워커를 잡고 정전압 자극기와 표면전극을 사용한 4 또는 6채널 자극으로 보행하도록 하였다. 마비된 근육은 정상인과는 반대로 최적길이 부근에서 상대적으로 급격한 피로를 나타내었고, 저주와 자극과 간헐 자극이 피로를 지연시키는 것을 확인할 수 있었다. 본 실험에 참가한 환자는 FES 엑서사이즈 프로그램을 실시한 결과, 근력이 초기의 10배 정도로 증가하였고, 피로지수는 초기의 절반 정도로 감소하였으며, 엑서사이즈 횟수를 매주 6일에서 7일로 바꾼 후 근력이 눈에 띄게 향상되었다. 환자 자신의 잔존능력도 향상되어 양쪽 무릎을 10cm정도 들어올릴 수 있게 됨으로써 보행시 스윙 단계에서 이 능력을 최대한 활용할 수 있었다. 현재 환자는 워커를 잡고 스스로 자극기의 스위치를 조작하면서 4채널 자극에 의하여 10m/min의 속도로 최대 약 2분 40초의 보행이 가능하다.

  • PDF

마이크로 전자 기계 시스템 응용을 위한 12비트 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 A/D 변환기 (A 12b 200KHz 0.52mA $0.47mm^2$ Algorithmic A/D Converter for MEMS Applications)

  • 김영주;채희성;구용서;임신일;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권11호
    • /
    • pp.48-57
    • /
    • 2006
  • 본 설계에서는 최근 부상하고 있는 motor control, 3-phase power control, CMOS image sensor 등 각종 센서 응용을 위해 고해상도와 저전력, 소면적을 동시에 요구하는 12b 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 ADC를 제안한다. 제안하는 ADC는 요구되는 고해상도와 처리 속도를 얻으면서 동시에 전력 소모 및 면적을 최적화하기 위해 파이프라인 구조의 하나의 단만을 반복적으로 사용하는 알고리즈믹 구조로 설계하였다. 입력단 SHA 회로에서는 고집적도 응용에 적합하도록 8개의 입력 채널을 갖도록 설계하였고, 입력단 증폭기에는 folded-cascode 구조를 사용하여 12비트 해상도에서 요구되는 높은 DC 전압 이득과 동시에 층L분한 위상 여유를 갖도록 하였다. 또한, MDAC 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하였으며, SHA와 MDAC 등 아날로그 회로에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 적용하여 저전력을 구현하였다. 기준 전류 및 전압 발생기는 칩 내부 및 외부의 잡음에 덜 민감하도록 온-칩으로 집적하였으며, 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 통해 200KS/s의 동작뿐만 아니라, 더 적은 전력을 소모하는 10KS/s의 동작이 가능하도록 설계하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 각자 최대 0.76LSB, 2.47LSB 수준을 보인다. 또한 200KS/s 및 10KS/s의 동작 속도에서 SNDR 및 SFDR은 각각 최대 55dB, 70dB 수준을 보이며, 전력 소모는 1.8V 전원 전압에서 각각 0.94mW 및 0.63mW이며, 시제품 ADC의 칩 면적은 $0.47mm^2$ 이다.