• 대한전자공학회논문지
• /
• 제23권5호
• /
• pp.712-718
• /
• 1986

A shallow n+ layer of implanted phosphorus was used to lower the barrier height of PtSinSi schottky diodes. The reduction of barrier height of the forward turn-on voltages from 400mV to 180mV of the forward was followed by implantation of phosphorus at 35KeV with an ion dose of 8.0x10**12 atoms/cm\ulcornerand was activated at 925\ulcorner for 30min in dry O2. The test result showed that, as the ion-implanted dose increased, the forward turn-on voltage and reverse breakdown voltage were linearly decreased, but the saturation current and ideality factor(n) were linearly increased.

• 전자공학회논문지
• /
• 제53권7호
• /
• pp.11-16
• /
• 2016

탄화규소(Silicon Carbide)는 와이드 밴드 갭 물질로써 실리콘(Si)에 비해 고전력, 고주파, 고온 소자용 반도체 물질로서 각광받고 있다. 탄화규소를 이용하여 만든 반도체 소자 중 특히 쇼트키 배리어 다이오드는 현재 가장 많이 사용되는 전력반도체 소자로써 스위칭 속도가 매우 빠르고 낮은 온저항 특성을 가지는 소자이다. 하지만 컨텍 엣지에서의 전계집중으로 인해 항복전압이 낮아지는 단점이 있다. 이를 해결하기 위해 다양한 엣지 터미네이션 기술이 제안되고 있는데, 본 논문에서는 최적의 항복전압을 갖기 위한 이중 필드 플레이트(Double Field Plate) 소자 구조를 제안하였다. 측정결과 제작한 소자는 온저항을 유지한 채 38% 향상된 항복전압을 나타내었다. 제안한 소자 특성 검증을 위해 소자를 설계 및 제작한 후 전기적 특성을 측정하였으며, 이중 필드 플레이트 구조는 길이와 두께가 서로 다른 필드 플레이트를 겹쳐 올림으로써 구현하였다.

• 전기전자학회논문지
• /
• 제23권1호
• /
• pp.193-199
• /
• 2019

본 연구에서는 TCAD 시뮬레이션을 사용하여 산화갈륨 ($Ga_2O_3$) 기반 수직형 쇼트키 장벽 다이오드 고전압 스위칭 소자의 항복전압 특성을 개선하기 위한 가드링 구조를 이온 주입이 필요 없는 간단한 플로팅 금속 구조를 활용하여 제안하였다. 가드링 구조를 도입하여 양극 모서리에 집중되던 전계를 감소시켜 항복전압 성능 개선을 확인하였으며, 이때 금속 가드링의 폭과 간격 및 개수에 따른 항복전압 특성 분석을 전류-전압 특성과 내부 전계 및 포텐셜 분포를 함께 분석하여 최적화를 수행하였다. N형 전자 전송층의 도핑농도가 $5{\times}10^{16}cm^{-3}$이고 두께가 $5{\mu}m$인 구조에 대하여 $1.5{\mu}m$ 폭의 금속 가드링을 $0.2{\mu}m$로 5개 배치하였을 경우 항복전압 2000 V를 얻었으며 이는 가드링 없는 구조에서 얻은 940 V 대비 두 배 이상 향상된 결과이며 온저항 특성의 저하는 없는 것으로 확인되었다. 본 연구에서 활용한 플로팅 금속 가드링 구조는 추가적인 공정단계 없이 소자의 특성을 향상시킬 수 있는 매우 활용도가 높은 기술로 기대된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.18-18
• /
• 2009

최근 다양하게 연구되고 있는 무분극(nonpolar) 갈륨질화물(GaN) 소재는 자발분극(spontaneous polarization) 및 압전분극(piezoelectric polarization) 등이 발생하지 않아 높은 내부양자효율의 확보가 가능하며, 이러한 장점을 바탕으로 고효율 특성을 갖는 발광다이오드(light-emitting diode) 및 고속 전자소자 등으로의 적용을 위한 연구가 활발히 수행 중 이다. 하지만, 무분극 GaN LED의 구현 시, GaN 박막의 비등방성 성장으로 인한 박막의 막질 저하와 함께 표면에 혼재하는 Ga층과 N층에서 기인되는 절연층의 생성으로 인한 오믹전극 형성의 어려움이 대두되고 있다. 따라서, 고효율의 무분극 GaN LED 구현을 위해서는 무분극 GaN층의 질소층 제거를 위한 표면처리 공정과 더불어 금속/무분극 GaN층 간 발생되는 쇼트키 장벽층의 높이(Schottky barrier height)를 제어하는 연구가 선행되어야 한다. 본 논문에서는 무분극 GaN LED 적용을 위한 n-형 전극물질 및 오믹조건 구현을 위한 금속/무분극 GaN층간 SBH의 제어방법에 대한 연구를 수행하였다.

• 한국전기전자재료학회논문지
• /
• 제23권10호
• /
• pp.763-766
• /
• 2010

By improving the conducting process of metal source/drain (S/D) in direct contact with the channel, schottky barrier metal-oxide-semiconductor field effect transistors (SB MOSFETs) reveal low extrinsic parasitic resistances, offer easy processing and allow for well-defined device geometries down to the smallest dimensions. In this work, we investigated the arrhenius plots of the SB MOSFETs with different S/D schottky barrier (SB) heights between simulated and experimental current-voltage characteristics. We fabricated SB MOSFETs using difference S/D metals such as Cr (${\Phi}_{Cr}$ ~4.5 eV) and Ni (${\Phi}_{Ni}$~5.2 eV), respectively. Schottky barrier height (${\Phi}_B$) of the fabricated devices were measured to be 0.25~0.31 eV (Cr-S/D device) and 0.16~0.18 eV (Ni-S/D device), respectively in the temperature range of 300 K and 475 K. The experimental results have been compared with 2-dimensional simulations, which allowed bandgap diagram analysis.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1315_1316
• /
• 2009

ZnO는 비선형 전류전압 특성으로 인해 급작스런 과전류로부터 회로를 보호하는 바리스터로 널리 사용되고 있다. 이러한 바리스터의 전기적 특성 및 미세조직을 제어하기 위하여 다양한 첨가물을 넣은 ZnO 바리스터의 미세구조에는 대부분의 입자에 wurtzite 구조의 결정학적 극성이 바뀌는 inversion boundary (IB)가 존재한다. ZnO의 비선형 전류전압 특성이 반도성의 ZnO 입자간 계면에 형성되는 쇼트키 장벽에 기인함을 감안할 때 계면의 결정화학적 특성에 영향을 주는 IB에 대한 이해는 필수적이다. 본 연구에서 IB가 ZnO 바리스터의 성능에 미치는 영향을 규명하기 위하여 ZnO-$Bi_2O_3$에 각각 $Sb_2O_3$ 또는 $TiO_2$ 를 첨가하여 결정학적 특성이 서로 상반되는 IB를 유도하였고, 첨가량을 조절하여 모든 입자가 IB를 가지도록 하였다. 화학 에칭을 한 시편의 SEM 관찰을 통해 입자의 형상, 크기, 분포 및 IB의 결정학적 특성 등을 분석하였다. 각 시편의 바리스터 특성은 임피던스의 온도 의존성과 상온에서의 전류-전압 특성을 통해 평가하였다. 관찰된 전기적 특성들을 입내 IB의 결정학적 구조와 이로부터 결과되는 입계면의 극성의 차이를 통해 해석하고자 한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 하계학술대회 논문집 Vol.3 No.2
• /
• pp.834-838
• /
• 2002

In this paper, we have fabricated 4H-SiC schottky diodes utilizing a metal-oxide overlap structure for electric filed termination. The barrier height and Ideality factor were measured by current-voltage, capacitance-voltage characteristics. Schottky barrier height(SBH) were 1.41ev for Ni and 1.35eV for Pt, 1.52eV for Pt/Ti at room temperature and Pt/Ti Schottky diode exhibited Ideality factor was 1.06 to 1.4 in the range of $25^{\circ}C{\sim}200^{\circ}C$. To improve the reverse bias characteristics, an edge termination technique is employed for Pt/Ti/4H-SiC Schottky rectifiers and the device show excellent characteristics with higher blocking voltage up to 780V compared with unterminated devices.

• E2M - 전기 전자와 첨단 소재
• /
• 제6권1호
• /
• pp.69-79
• /
• 1993

ZnO 바리스터는 전기전자 장치에 비이상적인 써어지 혹은 잡음신호가 침입하는 것을 막기위해서 폭넓게 사용되고 잇다. 많은 연구자들은 저전압 바리스터를 제조하기 위해서 요러가지 방법을 제시하였다. 그렇지만 그러한 방법들은 6V이하의 동작 전압을 갖는 바리스터를 제조하기는 어렵다. 본 연구에서는 새로운 3-성분 종입자법으로 제조한 바리스터의 전도특성을 보고하고자 한다. 온도범위 20-150.deg.C 및 전류 범위 $10^{-8}$~$10^{-1}$A/$cm^{2}$에서 관찰된 바리스터의 전도특성은 측정전류가 증가함에 따라서 다른 기구를 갖는 3개의 영역으로 구분되었다. 측정전류가 $10^{-3}$ A/$cm^{2}$이하인 경우에 오옴전도 혹은 누설전류 영역으로 해석 할 수 있었다. 측정 전류가 $10^{-3}$ A/$cm^{2}$ 부근에서는 이중 쇼트키 장벽에 의한 전도로 해석할 수 있었으며 또한 $10^{-3}$ A/$cm^{2}$ 이상의 전류 영역에서는 턴넬 전도 전류로 해석 할 수 있었다. 이상의 결과로 부터 3-성분 종입자법으로 저전압 바리스터를 제조하는 방법은 지금까지 보고된 어느 다른 방법보다도 우수하며 그 전도기구를 제시하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.80-81
• /
• 2008

Schottky barrier thin film transistors (SB-TFT) on polycrystalline silicon(poly-Si) are fabricated by platinum silicided source/drain for p-type SB-TFT. High quality poly-Si film were obtained by crystallizing the amorphous Si film with excimer laser annealing (ELA) or solid phase crystallization (SPC) method. The fabricated poly-Si SB-TFTs showed low leakage current level and a large on/off current ratio larger than $10^5$. Significant improvement of electrical characteristics were obtained by the additional forming gas annealing in 2% $H_2/N_2$ ambient, which is attributed to the termination of dangling bond at the poly-Si grain boundaries as well as the reduction of interface trap states at gate oxide/poly-Si channel.

• 한국산학기술학회논문지
• /
• 제5권1호
• /
• pp.83-86
• /
• 2004

고온용 마이크로 전자소자를 이용한 일산화탄소 가스센서를 개발하였다. 100-300℃의 영역에서 가스 감지 특성을 조사하였다. 센서의 가스 감도는 높고, 감지속도는 빠르고 센서는 재현성을 보여 주었다. Pt-SiC 및 Pt-SnO₂ 다이오드는 표준 반도체 공정을 이용하여 제작하였다. CO 가스 감지 특성은 정상상태 및 과도 상태의 조건아래에서 Ⅰ-Ⅴ 및 △Ⅰ-t법을 이용하여 CO 가스 농도와 온도의 함수로서 분석하였다. Pt-SnO₂촉매 층을 갖는 소자의 가스 감도가 Pt 게이트만으로 이루어진 소자보다 높았다. 실험 결과는 SnO₂층이 Pt막의 촉매 반응을 향상시키는 것을 보여주었다.