• Title/Summary/Keyword: 속도이득

Search Result 355, Processing Time 0.029 seconds

Turbine Speed Control at Steam Turbine Power Plant using control valve of long time constant (응동속도가 늦은 제어밸브에서의 가변이득을 이용한 증기터빈 발전소의 터빈 속도제어)

  • Woo, Joo-Hee;Kim, Jong-An
    • Proceedings of the KIEE Conference
    • /
    • 2000.07d
    • /
    • pp.2593-2595
    • /
    • 2000
  • We analyzed an existing turbine speed control logic in steam turbine power plant. If it is too late to respond a valve position demand signal, it is difficult to control turbine speed. In this paper we proposed a modified control logic and showed a good result by computer simulation.

  • PDF

Avalanche Photodiode의 연구 현황과 전망

  • Park, Chan-Yong;Yu, Ji-Beom;Kim, Hong-Man
    • Electronics and Telecommunications Trends
    • /
    • v.8 no.1
    • /
    • pp.92-110
    • /
    • 1993
  • 광통신의 전송용량을 증가시키는 방법의 한가지로 전송속도의 증대에 관한 연구개발이 국내외에서 진행되어 왔다. 전송속도가 증가하여 Gb/s 급 이상이 되면 수신단 전치증폭기의 잡음이 급격히 증가하게 되어 수신감도가 떨어지게 되는데 이는 곧 중계기의 간격 감소로 인한 경제성의 저하를 의미한다. 이러한 수신단의 수신감도 저하를 극복하는 방법의 하나로 내부 이득을 갖는 APD(Avalanche Photodiode)를 수광소자로 사용하고자 하는 연구가 진행되어 왔다. 본 고에서는 InGaAs를 흡수층으로 하는 광통신용 APD의 구조, 동작특성 및 최근 연구동향을 소개하고자 한다.

A PI-PD Controller Design for Position Control of an IPMSM (IPMSM의 위치제어를 위한 PI-PD 제어기 설계)

  • Jang, Ju-Hyeong;Kim, Sang-Hoon
    • Proceedings of the KIPE Conference
    • /
    • 2016.11a
    • /
    • pp.97-98
    • /
    • 2016
  • 본 논문은 위치, 속도, 전류 제어기들이 직렬로 연결된 전동기 구동시스템에서 속도 제어기를 사용하지 않는 위치 제어를 위한 PI-PD 제어기 설계법을 제안한다. 기존의 PI-PD 위치 제어기 설계법과 달리 제안된 제어기의 설계법은 위치 제어기의 대역폭에 따라 이득 값을 설정할 수 있다. 제안된 위치 제어기 설계 성능을 검증하기 위해 IPMSM 구동시스템에서 실험을 통해 유효성을 확인하였다.

  • PDF

A 12b 10MS/s CMOS Pipelined ADC Using a Reference Scaling Technique (기준 전압 스케일링을 이용한 12비트 10MS/s CMOS 파이프라인 ADC)

  • Ahn, Gil-Cho
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.46 no.11
    • /
    • pp.16-23
    • /
    • 2009
  • A 12b 10MS/s pipelined ADC with low DC gain amplifiers is presented. The pipelined ADC using a reference scaling technique is proposed to compensate the gain error in MDACs due to a low DC gain amplifier. To minimize the performance degradation of the ADC due to amplifier offset, the proposed offset trimming circuit is employed m the first-stage MDAC amplifier. Additional reset switches are used in all MDACs to reduce the memory effect caused by the low DC gain amplifier. The measured differential and integral non-linearities of the prototype ADC with 45dB DC gain amplifiers are less than 0.7LSB and 3.1LSB, respectively. The prototype ADC is fabricated in a $0.35{\mu}m$ CMOS process and achieves 62dB SNDR and 72dB SFDR with 2.4V supply and 10MHz sampling frequency while consuming 19mW power.

6-Gbps Single-ended Receiver with Continuous-time Linear Equalizer and Self-reference Generator (기준 전압 발생기와 연속 시간 선형 등화기를 가진 6 Gbps 단일 종단 수신기)

  • Lee, Pil-Ho;Jang, Young-Chan
    • Journal of the Institute of Electronics and Information Engineers
    • /
    • v.53 no.9
    • /
    • pp.54-61
    • /
    • 2016
  • A 6-Gbps single-ended receiver with a linear equalizer and a self-reference generator is proposed for a high-speed interface with the double data rate. The proposed single-ended receiver uses a common gate amplifier to increase a voltage gain for an input signal with low voltage level. The continuous-time linear equalizer which reduces gain to the low frequencies and achieves high-frequency peaking gain is implemented in the common gate amplifier. Furthermore, a self-reference generator, which is controlled with the resolution 2.1 mV using digital averaging method, is implemented to maximize the voltage margin by removing the offset noise of the common gate amplifier. The proposed single-ended receiver is designed using a 65-nm CMOS process with 1.2-V supply and consumes the power of 15 mW at the data rate of 6 Gbps. The peaking gain in the frequency of 3 GHz of the designed equalizer is more than 5 dB compared to that in the low frequency.

Design on CMOS two-state opamp include with high freq compensation (고주파 보상회로를 가지는 CMOS TSO의 설계에 관한 연구)

  • 오재환;이영훈;김상수
    • Proceedings of the IEEK Conference
    • /
    • 1998.06a
    • /
    • pp.522-525
    • /
    • 1998
  • 본 논문에서는 아날로그 증폭기의 특성 개선을 통해 아날로그 신호처리 시스템의 동작속도를 향상시키기 위해서 2단 연산증폭기 (two-stage opamp:TSO)의 주파수 응답 특성과 이득을 개선하기 위한 회로를 설계하고 시물레이션을 통해서 설계된 회로의 우수성을 증명하였다.

  • PDF

Echo제거를 위한 새로운 적응여파기

  • 박규호
    • 전기의세계
    • /
    • v.32 no.8
    • /
    • pp.486-493
    • /
    • 1983
  • 기존 Echo제거기의 여파기계수를 binary representation할 때 bit수를 줄이기 위하여 자동이득 조절기를 사용한 새로운 Echo제거기를 제안하였다. 적응여파기 계수수가 55이고 .rho.e=16dB, P/S.leq. dB일때 P.leq.0 dB, S>-42 dB인 경우 새echo제거기는 20bit로서 8bit로 규격화된 디지탈 Processor 또는 기억소자등을 사용하면 30%의 bit절약을 가져온다. 수학적 operation은 대단히 경미하게 증가하며 수렴속도도 훨씬 빠르다.

  • PDF

A Nonlinear Friction Torque Compensation of Servo System with Double Speed Controller (이중 속도 제어 구조에 의한 서보 제어기의 비선형 마찰 토크 보상)

  • Lee Dong-Hee;Choi Cheol;Kim Cheul-U
    • The Transactions of the Korean Institute of Power Electronics
    • /
    • v.9 no.6
    • /
    • pp.612-619
    • /
    • 2004
  • Servo motor systems with ball-screw and timing-belt are widely used in NC, robot, FA and industrial applications. However, the nonlinear friction torque and damping effect in machine elements reduce the control performance. Especially tracking errors in trajectory control and very low velocity control range are serious due to the break-away friction and Stribeck effects. In this paper, a new double speed controller is proposed for compensation of the nonlinear friction torque. The proposed double speed controller has outer speed controller and inner friction torque compensator. The proposed friction torque compensator compensates the nonlinear friction torque with actual speed and speed error information. Due to the actual information for friction torque compensator without parameters and mathematical model of motor, proposed compensator is very simple structure and the stability is very high. The proposed compensator is verified by simulation and experimental results.

Speed Control of the BLDC Motor using the Disturbance Observer (외란 관측기를 이용한 BLDC 전동기의 속도제어)

  • Jeon, Yong-Ho
    • The Journal of the Korea institute of electronic communication sciences
    • /
    • v.11 no.10
    • /
    • pp.955-962
    • /
    • 2016
  • In this paper, we propose a design method for speed controller, current control of a Brushless Direct Current(: BLDC) motor using disturbance rejection techniques. Disturbance assumes a back electromotive force occurring in the electrical system and the variation of the load acting on the rotary shaft from the outside of the motor. And it assumed to be constant during the time interval and the Luenberger's observer design. So that the error of the observer about the system status can converge to zero show how to set the appropriate gain. Further, to stabilize the whole system, and proposes a method for setting the appropriate PI gain control to improve the tracking performance. By applying the proposed controller to 120W BLDC motors were tested for the ability to follow the velocity and current reference. Since the simulation results of the steady state error is within 0.1%, we were able to show the usefulness of the tracking performance of the proposed controller.

Speed Control of a Diesel Engine Generator by a Electric Governor (전기식 조속기를 이용한 디젤 엔진 발전기의 속도 제어)

  • Lee, Seung-Hwan;Lee, Joon-Hwan;Sul, Seung-Ki
    • Proceedings of the KIPE Conference
    • /
    • 2008.06a
    • /
    • pp.452-454
    • /
    • 2008
  • 본 논문에서는 실험적으로 구한 엔진 토크 참조 표를 이용하여 엔진의 비선형 모델을 구하고 이를 각각의 운전 점에 대해 선형화한 엔진 모델을 제시하였다. 이러한 선형화된 엔진 모델을 이용하여, 전기식 조속기를 사용한 디젤 엔진의 속도 제어에 있어 발생하는 안정성 문제를 해석하였다. 제시한 디젤 엔진 모델을 이용하여 속도제어기의 비례, 적분 미분 이득을 설정하고 이 값을 바탕으로 모의실험 및 실험을 통하여 제시한 모델의 타당성을 검증 하였다.

  • PDF