• 제목/요약/키워드: 소프트웨어 파이프라인

검색결과 66건 처리시간 0.028초

SVM 기반 사물 인식을 위한 고성능 벡터 내적 연산 회로의 MPW 칩 구현 및 검증 (MPW Chip Implementation and Verification of High-performance Vector Inner Product Calculation Circuit for SVM-based Object Recognition)

  • 신재호;김수진;조경순
    • 전자공학회논문지
    • /
    • 제50권11호
    • /
    • pp.124-129
    • /
    • 2013
  • 본 논문은 SVM 알고리즘 기반의 실시간 사물 인식을 위한 고성능 벡터 내적 연산 회로를 제안한다. SVM 알고리즘은 다른 사물 인식 알고리즘에 비해 인식률이 높지만 연산량이 많다. 벡터 내적 연산은 SVM 알고리즘 연산의 주요 연산으로 사용되므로 실시간 사물 인식을 위해서는 고성능 벡터 내적 연산 회로의 구현이 필수적이다. 제안하는 회로는 연산 속도를 높이기 위해 6단 파이프라인 구조를 적용하였으며 SVM 기반 실시간 사물 인식을 가능하게 한다. 제안하는 회로는 Verilog HDL을 사용하여 RTL로 구현하였으며 실리콘 검증을 위해 TSMC 180nm 표준 셀 라이브러리를 이용하여 MPW 칩으로 제작하였다. 테스트 보드와 검증 애플리케이션 소프트웨어를 개발하고 이를 사용하여 MPW 칩의 동작을 확인하였다.

LM(Levenberg-Marquardt) 알고리즘의 FPGA 구현 (FPGA Implementation of Levenverg-Marquardt Algorithm)

  • 이명진;정용진
    • 전자공학회논문지
    • /
    • 제51권11호
    • /
    • pp.73-82
    • /
    • 2014
  • LM 알고리즘은 비선형 시스템의 least square problem을 풀기위해 사용되는 것으로, 다양한 분야에서 활용되고 있는 중요한 알고리즘이다. 하지만 응용 분야의 목적 함수가 복잡하고 고차원인 경우, 목적 함수의 연산 횟수가 많아지고, 내부에서 연산되는 행렬 및 벡터 연산에 시간이 많이 소요되어, 임베디드 환경에서의 실시간 동작을 위해서는 하드웨어 가속기 설계가 불가피하다. 본 논문에서는 LM 알고리즘을 하드웨어로 설계하였으며, 반복되는 목적 함수 연산을 파이프라인 처리 하고, 행렬 및 벡터 연산은 데이터 입력 주기를 줄여 속도를 향상시켰다. 설계한 LM 알고리즘의 하드웨어 성능을 측정하기 위해, 응용분야로 3D reconstruction의 한 부분인 refining fundamental matrix(RFM)를 적용하였다. 실험 결과 소프트웨어와 비슷한 정확도를 가지면서, 최대 74.3배의 속도 향상을 볼 수 있었다.

ATM 기반 IP 패킷 포워딩 엔진을 위한 고성능 룩업 제어기 (A High PErformance Lookup Controller for ATM based IP Packet Forwarding Engine)

  • 최병철;곽동용;이정태
    • 한국통신학회논문지
    • /
    • 제28권4B호
    • /
    • pp.298-305
    • /
    • 2003
  • 본 논문에서는 ATM 기반 레이블 에지 라우터의 IP 패킷 포워딩 엔진을 위한 고성능 룩업 제어기를 제안하였다. 제안한 룩업 제어기는 IP 패킷에 대한 Best Effort 서비스 뿐만 아니라 MPLS(Multiprotocol Label Switching), VPN(Virtual Private Network), ELL(Emulated Leased Line), RT(Real Time) 서비스 등의 차별화된 서비스들을 제공할 수 있도록 설계하였다. 고속의 IP 주소 검색을 위하여 소프트웨어 기반의 알고리즘 방식을 사용하지 않고 TCAM(Ternary Content Addressable Memory) 기반의 하드웨어 방식을 적용하였으며, IP 패킷 헤더 처리 및 룩업 제어 기능을 고속으로 수행하기 위하여 룩업 제어 기능을 FPGA(Field Programmable Gate Array)로 구현하였다. 룩업 제어기는 사용자의 차별화된 다양한 요구를 수용할 수 있으며, 성능 향상을 위하여 파이프라인 기법으로 처리되도록 설계하였다. 또한 패킷 헤더의 여러 영역을 조합한 비교키에 대한 룩업 기능을 수행하기 위하여 2단계 검색 메카니즘을 가지며, 시뮬레이션을 통하여 제안한 룩업 제어기는 약 16Mpps의 성능을 보였다.

한국영화 컴퓨터그래픽산업 현황에 대한 연구 -영화 <중천>을 중심으로- (Study on the Present Status of Computer Graphics Market in Korean Cinema -Focus on -)

  • 김정환
    • 한국콘텐츠학회논문지
    • /
    • 제9권10호
    • /
    • pp.130-139
    • /
    • 2009
  • 오늘날의 영화는 장르를 불문하고 CG의 도입으로 영화산업에서의 시각효과의 위치가 높게 상승하였다. 최근CG가 주목받고, 빠른 속도로 시장을 확장해 나갈 수 있었던 가장 큰 원인은 소프트웨어와 하드웨어의 발전을 들 수 있다. 컴퓨터 기술의 발달은 수많은 영상 시각효과 아티스트를 배출하여 저예산 영화 및 상업영화에서도 컴퓨터를 이용한 시각효과 기술을 흔하게 사용할 수 있게 하였다. CG분야는 미국의 할리우드가 선점하고 있는 것이 현실이나, 최근 한국의 CG기술이 영화산업의 성장에 힘입어 세계를 도약하고 있다. 빠른 속도로 할리우드의 CG기술을 따라 잡고 있지만, 본 연구의 목적은 한국 CG의 현주소와 앞으로의 발전가능성을 점검하고자 이미 상영된 영화<중천>에서 사용된 CG의 사례를 좀 더 깊이 있게 살펴보고 어떠한 점들이 기존의 영화와 다른 부분인가를 알고 앞으로의 한국CG분야의 발전 가능성에 대하여 국내 최초로 사용된 컨소시엄 형태의 제작 파이프라인에 대하여 알아보고자 한다.

EMD를 이용한 초음파 비파괴 평가용 3차원 영상처리 소프트웨어 개발 (Development of 3D Image Processing Software using EMD for Ultrasonic NDE)

  • 남명우;이영석;양옥렬
    • 한국산학기술학회논문지
    • /
    • 제9권6호
    • /
    • pp.1569-1573
    • /
    • 2008
  • 본 논문은 핵발전소 증기발생기의 초음파 비파괴 검사용 프로그램 개발에 관한 것이다. 개발된 프로그램은 A, B, C, D-스캔과 같은 고전적인 해석방법뿐만 아니라 3차원 영상처리 기법을 이용하여 증기발생기 내부에 발생한 결함을 해석하고 검출할 수 있다. 결함의 3차원 영상은 핵발전소의 파이프라인으로부터 얻어진 1차원 초음파 데이터를 EMD(Empirical Mode Decomposition)로 분석해 결함의 위치를 구하고 voxel을 이용하여 구현하였다. 얻어진 3차원 영상은 2차원 해석방법을 사용하지 않더라도 결함의 위치, 형태, 크기 등과 같은 유용한 정보를 얻는데 용이하다. 개발된 프로그램은 이미 결함의 위치 및 모양, 크기 등을 알고 있는 시편의 측정에 사용하여 프로그램의 정확성을 검증하였고, 3차원 영상으로 결함의 입체적 모양을 구현하였다.

질량스프링 시뮬레이션을 위한 병렬 구조 설계 방법 (Parallel Structure Design Method for Mass Spring Simulation)

  • 성낙준;최유주;홍민
    • 한국컴퓨터그래픽스학회논문지
    • /
    • 제25권3호
    • /
    • pp.55-63
    • /
    • 2019
  • 최근 물리 시뮬레이션 분야의 성능 개선을 위해 GPU 컴퓨팅 방식이 활용되고 있다. 특히 많은 연산의 양을 요구하는 변형물체 시뮬레이션의 경우 실시간성 보장을 위해 GPU 기반 병렬처리 알고리즘을 필요로 한다. 본 연구진은 변형물체 시뮬레이션을 구현하는 방법 중 하나인 질량스프링 시뮬레이션 기법의 성능을 향상시키기 위한 병렬 구조 설계 방법에 대한 연구를 수행하였다. 이를 위해 GPU에 직접 접근이 가능한 그래픽 라이브러리인 OpenGL의 GLSL을 사용하였으며, 독립적인 파이프라인인 컴퓨트 쉐이더를 활용해 GPGPU 환경을 구현하였다. 병렬 구조 설계 방법의 효과를 검증하기 위해 스프링 기반 질량스프링 시스템을 CPU기반과 GPU기반으로 구현하였으며, 실험의 결과 본 설계 방법을 적용하였을 때 CPU 환경에 비해 연산 속도가 약 6,000% 개선됨을 보였다. 추후 본 연구에서 제안한 설계 방법을 활용한다면 경량화 시뮬레이션 기술이 필요한 증강현실 및 가상현실 분야에 효과적으로 적용이 가능할 것으로 기대한다.

다중 어댑터를 이용한 교차 언어 및 스타일 기반의 제목 생성 (Cross-Lingual Style-Based Title Generation Using Multiple Adapters)

  • 박요한;최용석;이공주
    • 정보처리학회논문지:소프트웨어 및 데이터공학
    • /
    • 제12권8호
    • /
    • pp.341-354
    • /
    • 2023
  • 문서의 제목은 문서의 내용을 가장 효율적으로 요약하여 제공해 준다. 이때 독자들이 선호하는 스타일과 언어에 따라 문서의 제목을 다르게 제공해 준다면, 독자들은 문서의 내용을 좀 더 쉽게 예측할 수 있다. 본 연구에서는 문서가 주어졌을 때 언어와 스타일에 따라 제목을 자동 생성하는'교차 언어 및 스타일 기반의 제목 생성 모델을 제안한다. 모델을 학습하기 위해서는 같은 내용을 다른 언어와 다른 스타일로 작성한 병렬데이터가 필요하다. 그러나 이러한 종류의 병렬데이터는 구축하기 매우 어렵다. 반면, 단일 언어와 단일 스타일로 구축된 제목 생성 데이터는 많으므로 본 연구에서는 제로샷(zero-shot) 학습으로 제목 생성을 수행하고자 한다. 교차 언어 및 스타일 기반의 제목 생성을 학습하기 위해 다중 언어로 사전 학습된 트랜스포머 모델에 각 언어, 스타일, 기계번역을 위한 어댑터를 추가하였다. 기계 번역용 병렬데이터를 이용하여 기계번역을 먼저 학습한 후, 동일 스타일의 제목 생성을 학습하였다. 이때, 필요한 어댑터만을 학습하고 다른 부분의 파라미터는 모두 고정시킨다. 교차 언어 및 스타일 기반의 제목을 생성할 때에는 목적 언어와 목적 스타일에 해당하는 어댑터만을 활성화시킨다. 실험 결과로는 각 모델을 따로 학습시켜 파이프라인으로 연결시킨 베이스라인에 비해 본 연구에서 제안한 제로샷 제목 생성의 성능이 크게 떨어지지 않았다. 최근 대규모 언어 모델의 등장으로 인한 자연어 생성에서의 많은 변화가 있다. 그러나 제한된 자원과 제한된 데이터만을 이용하여 자연어 생성의 성능을 개선하는 연구는 계속되어야 하며, 그런 점에서 본 연구의 의의를 모색한다.

H.264/AVC 복호기의 병렬 역변환 구조 및 저면적 역양자화 구조 설계 (Parallel Inverse Transform and Small-sized Inverse Quantization Architectures Design of H.264/AVC Decoder)

  • 정홍균;차기종;박승용;김진영;류광기
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.444-447
    • /
    • 2011
  • 본 논문에서는 H.264/AVC 복호기의 병렬 역변환 구조와 공통연산기 구조를 갖는 역양자화 구조를 제안한다. 제안하는 역양자화 구조는 하나의 공통 연산기를 사용함으로써 하드웨어 면적 및 계산 복잡도가 감소한다. 역변환 구조는 1개의 수평 DCT 연산기와 4개의 수직 DCT 연산기를 갖는 병렬구조를 적용하여 역변환 과정을 수행하는데 4 사이클이 소요된다. 또한 역변환 및 역양자화 구조에 2단 파이프라인 구조를 적용하여 1개의 $4{\times}4$ 블록을 처리하는데 5 사이클이 소요되어 수행 사이클 수를 감소시킨다. 제안하는 역변환 및 역양자화 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 ASIC 칩으로 설계한 결과 13MHz의 동작 주파수에서 게이트 수는 14.3K이고 제안한 역양자화 구조의 면적은 기존 구조 대비 39.6% 감소되었고, 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 49.09% 향상되었다.

  • PDF

최적화된 탐색기법을 이용한 고성능 H.264/AVC CAVLC 부호화기 구조 설계 기법 (Architecture Design of High Performance H.264 CAVLC Encoder Using Optimized Searching Technique)

  • 이양복;정홍균;김창호;명제진;류광기
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.431-435
    • /
    • 2011
  • 본 논문에서는 H.264/AVC CAVLC 부호기의 성능 향상을 위해 변환계수의 재정렬 과정이 필요 없는 탐색기법을 제안한다. 기존의 CAVLC 부호기는 변환계수의 재정렬 과정이 포함되어 변환계수를 저장해야 할 버퍼와 버퍼제어를 위한 추가적인 사이클이 필요하므로 하드웨어 면적이 증가하고 불필요한 사이클이 수행된다. 제안한 탐색기법은 CAVLC의 파라미터 중에 Level을 역방향 탐색기법으로 계산하고 그 외 파라미터들은 순방향 탐색기법으로 계산하여 변환계수의 재정렬 과정을 수행하지 않는다. 또한, 제안한 CAVLC 부호기에 조기 종료 모드를 적용하고 3단 파이프라인 구조를 사용하여 CAVLC의 수행 사이클 수를 감소시켰다. 제안한 CAVLC의 하드웨어 구조를 매그나칩 공정 $0.18{\mu}m$ 셀라이브러리로 합성한 결과, 최대동작 주파수는 125MHz이며 게이트 수는 15.6k이다. 제안한 CAVLC의 하드웨어 구조를 H.264/AVC 표준 참조 소프트웨어 JM13.2에서 추출한 데이터를 이용하여 테스트한 결과, $16{\times}16$ 매크로블록을 처리하는데 평균적으로 66.6사이클이 소요되어 기존의 CAVLC 부호기보다 성능이 13.8% 향상됨을 확인하였다.

  • PDF

언리얼 라이브 링크를 이용한 3D애니메이션 제작 공정의 효율성 분석 연구 (The Study on Efficiency Analysis of 3D Animation Production Process Using Unreal Live Link for Autodesk Maya)

  • 권종산;김시민
    • 산업융합연구
    • /
    • 제21권9호
    • /
    • pp.11-21
    • /
    • 2023
  • 그동안 CG제작공정의 효율성을 향상시키기 위한 많은 연구가 있었지만, 작업 중간에 결과물의 확인이 어렵고 렌더링 타임에 많은 시간이 소요된다는 문제점을 극복하기는 쉽지 않았다. 그러나 최근 실시간으로 결과물의 확인이 가능한 언리얼 라이브 링크의 활용 가능성이 커지면서 제작공정의 효율성 향상에 대한 기대감이 높아지고 있다. 이에 이 연구에서는 언리얼 라이브 링크를 이용한 3D 애니메이션 제작공정의 효율성을 분석하였다. 이를 위해 마야로 모델링, 리깅, 애니메이션, 레이아웃 작업을 하고 언리얼 라이브 링크를 통해 언리얼 엔진에서 최종 아웃풋 이미지 시퀀스를 도출하는 방식으로 3D 애니메이션을 제작하였다. 그리고 3D 소프트웨어 자체에서 최종 아웃풋 이미지 시퀀스를 을 도출하는 기존의 제작공정과 본 제작공정의 차이점을 비교 분석하였다. 분석 결과 전통적인 3D 애니메이션의 제작공정과 달리 높은 퀄리티의 최종결과물을 보여주는 뷰포트 화면을 통해 작업을 진행함으로써 실시간으로 최종 작업 결과물을 확인하는 것이 가능하였으며, 실시간 화면 캡쳐를 통해 최종결과물을 도출함으로써 작업의 효율성이 극대화되는 것을 알 수 있었다. 최근 3D 애니메이션과 영화 산업현장에서 게임 엔진을 활용하는 사례가 점차 늘고 있는데, 언리얼 라이브 링크를 활용할 경우 작업의 효율성이 매우 극대화될 것으로 예상된다.