• 한국컴퓨터정보학회논문지
• /
• 제15권8호
• /
• pp.23-30
• /
• 2010

플래시 메모리는 비휘발성이며 시스템에 전원이 없는 상태에서도 데이터를 유지할 수 있는 특성을 가지는 메모리이다. 게다가 빠른 접근 시간과 저전력 소비, 충격에 강하고, 작은 크기와 매우 가벼운 특성을 가진다. 가격이 점차 낮아 지고 용량이 증가함에 따라 플래시 메모리의 활용도는 가전제품, 내장형 시스템, 그리고 이동 단말기 등에 널리 사용되고 있는 추세이다. 이러한 플래시 메모리를 구동함에 있어서 필수적인 소프트웨어인 FLT이 필요하다. 본 연구에서는 기존의 블록 매핑 알고리즘의 가장 큰 단점을 극복하기 위한 새로운 FTL 알고리즘을 제안한다. 핵심적인 사항은 기존의 블록 매핑 테이블에 추가하여 작은 램 메모리를 이용하여 섹터 위치를 바로 알 수 있는 인텍스 블록 매핑 테이블을 제안하고자 한다. 시뮬레이션 결과에 따르면 제안된 FTL은기존의 하이브리드 매핑과 비교했을 때 수행 시간을 평균45%정도 줄이는 효과를 얻을 수 있었으며, 메모리 사상 요구량에 대해서 약 12% 줄이는 효과를 얻을 수 있었다.

• 정보처리학회논문지D
• /
• 제14D권7호
• /
• pp.719-726
• /
• 2007

최근 NAND 플래시 메모리는 충격에 강한 내구력과, 저 전력 소비, 그리고 비휘발성이라는 특징 때문에 MP3 플레이어, 모바일 폰, 노트북과 같은 다양한 이동 컴퓨팅 장비의 저장 장치로 사용되고 있다. 그러나 플래시 메모리의 특수한 하드웨어적 특징 때문에 디스크 기반의 시스템을 플래시 메모리상에 곧바로 적용 하는 것은 여러 단점들을 발생 시킬 수 있다. 특히 B트리가 구축될 때 레코드의 삽입, 삭제연산 및 노드 분할 연산은 많은 중첩쓰기 연산을 발생하기 때문에 플래시 메모리의 성능을 심각하게 저하시킬 것이다. 본 논문에서는 IBSF로 불리는 효율적인 버퍼 관리 기법을 제안한다. 이것은 색인 단위에서 중복된 색인 단위를 제거하여 버퍼가 채워지는 시간을 지연시키기 때문에 B트리를 구축할 때 플래시 메모리에 데이터를 쓰는 횟수를 줄인다. 또한 다양한 실험을 통하여 IBSF 기법이 기존에 제안되었던 BFTL 기법보다 좋은 성능을 보이는 것을 증명한다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권11호
• /
• pp.1081-1085
• /
• 2010

무선 센서 네트워크에서는 전송파워 제어를 이용하여 전력소비를 줄이고 채널간의 간섭을 줄일 수 있다. 무선 링크의 품질은 시간 및 공간적인 상황에 따라 변화하기 때문에 링크의 실패가 빈번하다. 기존의 전송파워 제어 기법은 링크 품질 변화에 적응할 수 있도록 주기적으로 이웃 노드와 비컨 패킷을 주고 받아 동적으로 전송파워를 조절하도록 하였다. 하지만 전송파워를 조절하는 주기에 따라서 링크 품질의 변화에 적용하는 시간과 트래픽 및 에너지 오버헤드에 영향을 줄 수 있다. 본 논문에서는 링크의 품질변화에 따른 동적인 전송파워 제어 기법과 전송파워 제어 주기를 변경하는 기법을 제안한다. 이를 통하여 링크가 불안정할 때에는 전송파워 제어 주기를 감소시켜 민첩하게 링크 품질을 유지하며, 링크가 안정할 때는 전송파워 제어 주기를 증가시켜 이에 따른 프로토콜의 오버헤드를 줄이고자 하였다.

• 한국정보전자통신기술학회논문지
• /
• 제13권1호
• /
• pp.8-16
• /
• 2020

본 논문에서는 polymerase chain reaction (PCR) 응용에 적합한 저잡음 CMOS 이미지 센서에 사용되는 컬럼-패러럴 analog-to-digital converter (ADC) 어레이를 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 CMOS 이미지 센서에 입사된 빛의 신호에 해당하는 픽셀 출력 전압을 디지털 신호로 변환시키는 컬럼-패러럴 ADC 어레이를 위해 하나의 픽셀 폭과 동일한 10㎛ 컬럼 폭 내에 2개의 스위치드 커패시터 적분기와 단일 비트 비교기로 구현하였다. 또한, 모든 컬럼의 모듈레이터를 동시에 구동하기 위한 주변 회로인 비중첩 클록 발생기 및 바이어스 회로를 구성하였다. 제안된 델타-시그마 모듈레이터는 110nm CMOS 공정으로 구현하였으며 12kHz 대역폭에 대해 418의 oversampling ratio (OSR)로 88.1dB의 signal-to-noise-and-distortion ratio (SNDR), 88.6dB의 spurious-free dynamic range (SFDR) 및 14.3비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 970×10 ㎛2 및 248㎼이다.

• 정보보호학회논문지
• /
• 제28권1호
• /
• pp.61-71
• /
• 2018

다양한 장비의 인터넷 연결을 지향하고 있는 사물인터넷시대에서 암호기술의 사용을 위해 암호학적으로 안전한 난수생성은 중요 요구사항이다. 특히, 생성된 난수의 안전성과 연관된 엔트로피 원은 예측하기 어려운 잡음원을 위해 부가적인 하드웨어 로직을 사용하기도 한다. 비록 성능 측면에서 좋은 결과를 나타낼 수 있으나, 부가적인 리소스의 사용에 기인한 추가적인 전력 소비 및 면적문제 때문에 기존 자원을 최대한 활용하는 엔트로피 수집방법이 요구된다. 본 논문에서 제시하는 엔트로피 원은 멀티쓰레드 프로그램을 지원하는 환경에서 부가적인 장치 없이 공통적으로 사용 가능하므로 암호기술 구현에 있어 경량화의 어려움을 완화시킬 수 있다. 또한, 제안하는 엔트로피 원이 NIST SP 800-90B에서 제시한 난수발생기를 위한 엔트로피 입력원 테스트에서 높은 보안강도를 갖는 것으로 평가 되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.689-691
• /
• 2010

항로표지 시설에 LED color 를 적용하여 식별을 용이하게 하는 시각적인 조명에 대한 연구로 항만 입구를 표시하는 홍등 및 녹등 등대와 GPS에 의한 시각동기와 타이머를 통하여 항만 유도등을 좌우동시 동기 및 순차 동기시키는 콘트롤러를 구현하였다. LED에 의한 등대 구조물을 다양한 색상으로 표현하고 또한 높이에 따른 층별 색상으로 조화시키는 조명으로 야간에 항만의 수많은 조명과 구별되어 항해사들의 표지식별에 대한 혼란을 예방하고, 야간항만의 경관을 미화시키는 기대효과가 있다. 특히, 항만내외 선박들의 항만안전 메시지를 전달하는 CW 발광에 대한 기능을 부가하였고, 등명기를 고휘도 LED로 대체하므로써 전력소비를 크게 감소시키는 효과도 크다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제3권11호
• /
• pp.419-426
• /
• 2014

최근 스마트 모바일 기기에서의 고성능화 추세는 더 많은 소비 전력을 요구하게 되어 배터리 사용 시간의 감소로 이어지고 있다. 이에 배터리 관리의 중요성과 그 연구에 필요한 정확한 배터리 모델링 방법이 중요해지고 있다. 배터리 모델은 크게 수학적 모델, 전기화학적 모델, 전기적 모델로 구분된다. 그중 전기적 모델에서 전기적 소자를 사용한 테브닌 등가회로와 SOC의 비선형 함수 모델을 사용하는 것이 일반적이나, 온도나 사용연한에 따른 특성 변화, 전기적 소자로 표현할 수 없는 비정형적 저항성분 등의 존재로 OCV 결과 출력의 정확성에 한계가 존재한다. 본 논문에서는 기존의 모델의 정확성을 향상시키기 위하여 배터리의 SOC 특성을 나타내는 수학적 함수 모델을 개선하고 온도, 수명, 그리고 전기적 특성의 비선형성을 포함하는 새로운 배터리 모델을 제안한다. 또한 제안한 모델을 구현한 시뮬레이터를 사용하여 정적 전류 상태와 동적 전류 상태에서의 배터리의 방전 결과를 예측한 결과, 기존 방법 대비 실측값과의 MSE가 개선된 결과를 보였다.

• 한국정보통신학회논문지
• /
• 제11권8호
• /
• pp.1544-1551
• /
• 2007

본 논문에서는 넓은 동작전압 범위와 저소비 전력 그리고 개선된 파워-업 특성을 가지는 캐스코드 전류 거울형 CMOS 밴드갭 기준전압 발생기의 스타트-업 회로를 제안하였다. 새롭게 제안된 스타트-업 회로는 기존의 스타트-업 회로에 비해 안정적인 파워-업 특성을 가지며 공급전압(VDDA)이 높아지더라도 밴드갭 기준전압 발생기 회로의 동작에 영향을 미치지 않는 것을 모의실험을 통하여 확인하였고 $0.18{\mu}m$ tripple-well CMOS 공정을 이용하여 테스트 칩을 제작하고 측정하였다. 측정 된 기준전압 Vref는 평균값이 738mV이고 $3{\sigma}$는 29.88mV이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 춘계학술대회
• /
• pp.600-602
• /
• 2021

모바일 산업의 발달과 인공지능 기술에 대한 관심이 높아지면서 임베디드 시스템에 적용 가능한 인공지능 프로세서에 대한 연구가 활발히 진행되고 있다. 임베디드 시스템에서 인공지능을 구현하는 경우 제한된 자원과 소비 전력을 고려한 설계가 필수적이며, 낮은 연산 성능을 보완할 수 있는 전용 가속기를 포함하는 것이 효율적이다. 본 연구는 독립 운용이 가능한 임베디드 인공지능 프로세서를 제안한다. 제안하는 인공지능 프로세서는 거리연산 기반의 경량 인공지능 알고리즘이 적용된 하드웨어 가속기를 포함하며, 프로그래밍 가능한 범용 프로세서와 함께 운용되어 다양한 임베디드 시스템에 적용 가능하다. 인공지능 프로세서는 Verilog HDL을 사용하여 설계되었으며 Field Programmable Gate Array (FPGA)를 통해 기능을 검증하였다.

• 전자공학회논문지
• /
• 제50권3호
• /
• pp.78-87
• /
• 2013

모바일 디바이스, PC, 서버 형 워크스테이션 시스템에서 널리 사용되고 있는 낸드 플래시 메모리는 기존의 하드 디스크에 비해 저 전력 소비, 높은 성능, 랜덤 접근 가능 등의 장점을 갖는 반면, 덮어쓰기가 불가능하여 데이터를 쓰기 전에는 항상 삭제 연산을 필요로 하는 구조적 약점을 지니고 있다. 이를 극복하기 위해 낸드 플래시 메모리의 제어기는 FTL을 사용하여 디바이스 내부 연산을 변형시킨다. 하지만 고성능 대용량 낸드 플래시 메모리 저장장치의 사용이 증가됨에 따라, 제한된 DRAM 크기에 비해 매핑 알고리즘에서 사용되는 매핑 테이블의 크기가 증가하는 문제가 발생한다. 본 논문은 이러한 DRAM의 용량 부족 문제를 해결하기 위해, 페이지 매핑 기법을 바탕으로한 적응적 매핑정보 캐싱 기법을 제안한다. 적응적 매핑정보 캐싱 알고리즘은 다양한 워크로드 분석을 기반으로 낸드 플래시 접근을 최소한으로 하는 매핑정보 캐싱 방식을 사용한다. 트레이스 기반 시뮬레이터를 통해 실험한 결과, 본 논문에서 제시하는 적응적 매핑정보 캐싱 알고리즘은 기존의 고정 매핑정보 캐싱 알고리즘에 비해 최소 7%에서 최대 70%의 성능향상을 보임을 확인할 수 있었다.