• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 추계학술발표대회
• /
• pp.1760-1762
• /
• 2010

본 논문에서 3치가산기와 승산기(multiplier)는 전류모드 CMOS에 의해서 구현된다. 첫째, 3치 T-gate를 집적회로 설계의 유효 가용성을 갖고 있는 전류모드 CMOS를 이용하여 구현한다. 둘째, 3치 T-gates를 이용해 회로가 유한체 GF (3)에 대하여 2변수 3치 가산표 (2-variable ternary addition table) 및 구구표 (multiplication table)가 실현되도록 구현한다. 마지막으로, 이러한 동작 회로들은 1.5 CMOS 표준 기술과 $15{\mu}A$ 단위전류(unit current) 및 3.3V 소스 전압 (VDD voltage)에 의해 활성화 된다. 활성화 결과는 만족할 만한 전류 특성을 나타냈다. 전류 모드 CMOS에 의하여 실행되는 3치가산기 및 승산기는 단순하며 와이어 라우팅(wire routing)에 대하여 정규적이고, 또한 셀 배열 (cell array)과 함께 모듈성 (modularity)의 특성을 갖고 있다.

• 지구물리와물리탐사
• /
• 제13권1호
• /
• pp.118-127
• /
• 2010

전기검층은 지층의 전기비저항을 측정하는 물리검층법으로 전극배열에 따른 전기비저항 변화에서 지층내의 수포화도를 평가하는데 이용된다. 전기검층은 시추공 효과 및 인접한 지층의 두께와 전기비저항 들에 의해 많은 영향을 받는다. 이러한 시추공 효과 및 인접 지층의 영향은 시추공 내에서 전기검층 손데가 중심으로부터 편향되었을 때 더 커진다. 노말검층 손데가 시추공 내에서 편향되었을 때, 단노말과 장노말 검층자료의 정확한 해석의 기초를 마련하기 위해 검층손데의 편향에 의한 전기검층 자료의 왜곡을 수치모델링을 이용하여 분석하였다. 이를 위해 노말검층 손데의 편향으로 인한 3차원적 기하학적 구조를 단순화 시킬 수 있는 새로운 좌표 체계를 제안하고, 이 좌표계에서 Fourier 급수 전개(Fourier series expansion)를 수행하였다. 여러 개의 서로 연동된 이차원 문제들을 풀기 위하여 이차원 hp goal-oriented high-order self-adaptive hp (h는 셀의 크기, p는 근사 차수를 의미) 유한요소법에 기초한 알고리즘을 적용하였다. 이 알고리즘은 모델링 영역 내에서 자동적으로 각 격자 셀에서의 h와 p를 바꿔가면서 최적의 격자를 생생하여 원하는 정밀도의 해를 도출할 수 있다. 수치모델링 결과, 이 연구에서 제안한 알고리즘으로 정확하고 신뢰성 있는 해를 얻을 수 있었다. 검층손데의 편향 영향은 시추공경이나 시추공 이수의 전기비저항이 큰 경우, 그리고 지층의 전기비저항이 낮은 경우에 큰 것을 알 수 있었다.

• 대한전자공학회논문지SD
• /
• 제49권4호
• /
• pp.26-33
• /
• 2012

임베디드 시스템의 저장매체 시장에서 플래시 메모리가 점유율을 높여나가고 시스템 내에서 대부분의 면적을 차지하게 되면서, 시스템 신뢰도에 무거운 영향을 미치고 있다. 플래시 메모 리는 셀 배열구조에 따라 NOR/NAND-형으로 나뉘어져 있고 플로팅 게이트 셀의 Reference 전압의 갯수 따라 SLC(Single Level Cell)와 MLC(Multi Level Cell)로 구분된다. NAND-형 플래시 메모리는 NOR-형에 비해 속도는 느린 편이지만 대용량화가 쉽고 가격이 저렴하다. 또한 MLC NAND-형 플래시 메모리는 대용량 메모리의 수요가 급격히 높아진 모바일 시장의 영향으로 멀티미디어 데이터 저장의 목적으로 널리 채용되고 있다. 이에 따라 MLC NAND-형 플래시 메모리의 신뢰성을 보장하기 위해 고장 검출 테스팅의 중요도 커지고 있다. 전통적인 RAM에서부터 SLC 플래시 메모리를 위한 테스팅 알고리즘은 많은 연구가 있었고 많은 고장을 검출해 내었다. 하지만 MLC 플래시 메모리의 경우 고장검출을 위한 테스팅 시도가 많지 않았기 때문에 본 논문은 SLC NAND-형 플래시 메모리에서 제안된 기법을 확장한 MLC NAND-형 플래시 메모리를 위한 고장검출 알고리즘을 제안하여 이러한 차이를 줄이려는 시도이다.

• 디자인학연구
• /
• 제19권5호
• /
• pp.85-94
• /
• 2006

2000년대 들어와서 국내 캐릭터애니메이션 TV광고들은 특정한 광고품목에 한정되지 않고 다양한 광고품목에서 나타나고 있다. 이와 함께 새로운 캐릭터유형들과 표현기법들로 수준 높은 작품으로 제작되어지고 있다. 따라서 본 연구논문에서는 캐릭터미학이론과 광고수사학이론을 바탕으로 캐릭터애니메이션 TV광고표현의 특징을 살펴보고, 이를 바탕으로 최근 4년간 발표된 광고들을 품목별, 캐릭터유형별, 표현기법유형별 분류, 조사를 통해서 캐릭터 애니메이션 TV광고의 표현경향과 흐름을 분석해보고자 하였다. 조사 결과 국내 캐릭터애니메이션 TV광고품목들은 제과, 음료 식품 등을 중심으로 나타나고 있었으나, 해를 거듭하면서 다양한 품목들로 확장되어 나타나고 있었다. 캐릭터유형에서는 인물과 동물캐릭터들이 주된 유형으로 나타났으나, 제품캐릭터, 가상캐릭터, 혼합캐릭터 등도 점차 증가 추세를 보이고 있었다. 표현기법유형에서는 셀 애니메이션기법이 주된 표현기법으로 나타났으며, 그 다음으로 풀(Full) 3D 기법, 셀과 실사, 셀과 3D, 클레이애니메이션기법 등의 순서로 나타나고 있었다. 이러한 분석추이로 볼 때 향후 국내캐릭터 애니메이션 TV광고품목들은 타깃(Target)들의 관여수준에 따라 다양한 품목에서 계속 나타날 것으로 보인다. 캐릭터유형에서도 인물과 동물캐릭터유형이 주된 유형이 될 것이며 이와 함께 가상 및 혼합캐릭터유형들이 새롭게 변형되어 등장할 것이다. 표현기법에 있어서도 셀 애니메이션기법을 기본으로 하되, 3D기술과 결합된 실사기법과 새로운 표현재료를 이용하는 기법들이 등장하여 될 것이다. 이렇듯 국내 캐릭터애니메이션 TV광고들은 광고품목과 캐릭터유형, 표현기법에서 더욱 새로운 차원으로 폭넓게 확장되어 갈 것으로 예상된다.를 보였다._d)$의 비$(L_d/D)$에 따른 전면교각에서의 수류변화의 영향이 후면교각에 작용하여 상호 복합적인 흐름 및 세굴특성을 나타내므로 이와 같은 복렬형 원주군의 세굴특성을 파상형 원주교각에 적용하여 국부세굴의 크기 변화를 해석하였다. 따라서, 교각주위에서의 수류특성 및 세굴의 변동은 원주군 및 교각파상의 크기와 간격 등과 같은 구조물의 배열조건과 Froude 수, 수심 등의 수리학적 조건에 따라 달라지므로 이의 조건을 체계적으로 변화시켜 가면서 교각주위에서의 국부세굴 및 세굴 감소특성을 검토하였다. 실험결과 오목 및 볼록 파상형 원주 주위에서의 세굴크기는 원형원주와 비교하여 전체적으로 감소하는 것으로 확인되었으며 특히 오목형 $B/\acute{h}=3$에서는 세굴경감효과가 탁월하여 70%이상 감소하는 것으로 확인되었으나 볼록형 $B/\acute{h}=5$에서는 세굴촉진특성이 나타나고 있는 것으로 나타났다. 따라서, 파상형 원주에서는 하강류나 와류를 파상형의 내부로 유도하여 세굴의 크기를 조절할 수 있는 최적의 파상이 존재하고 있는 것으로 예측되었다.원 분야 소프트웨어의 개발에 기본 토대를 제공할 것으로 판단된다.았다. 또한 저자들의 임상병리학적 연구결과가 다른 문헌에서 보고된 소아 신증후군의 연구결과와 큰 차이를 보이지 않음을 알 수 있었다. 자극에 차이가 있지 않나 추측되며 이에 관한 추후 연구가 요망된다. 총대장통과시간의 단축은 결장 분절 모두에서 줄어들어 나타났으나 좌측결장 통과시간의 감소 및 이로 인한 이 부위의 통과시간 비율의 저하가 가장 주요하였다. 이러한 결과는 차가운 생수 섭취가 주로 결장 근위부를 자극하는 효과를 발휘하는 것이

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.26-36
• /
• 2006

본 논문에서는 화소간의 상관관계를 이용한 CCD/CMOS 이미지 센서용 효율적인 색 보간 기법을 제안한다. 최근 각광받고 있는 CCD/CMOS 이미지 센서는 컬러 필터 배열(Color Filter Array)을 사용하기 때문에, 각 화소는 컬러 영상을 만들기 위한 3가지 색 채널 중 한 가지 채널만 갖고 있게 된다. 따라서 컬러 영상을 만들기 위해서는 색 보간 구조가 필요하다. 최근 제안되는 색 보간 기법은 보간된 영상의 품질 향상에만 주력하고 있는데 반해, 본 논문에서는 낮은 복잡도를 갖으면서 잘못된 색을 최소화하기 위한 방법을 제안한다. 제안된 색 보간 기법에서는 인접한 화소간의 상관관계를 이용하여, 현재 화소의 방향성을 결정할 때 이웃 화소의 방향성 정보를 이용하였다. 기존의 방향성을 고려한 색 보간 기법에 제안된 기법을 적용한 결과, 알고리즘의 종류에 따라 PSNR이 $0.09{\sim}0.47dB$ 향상되었고, 대부분의 잘못된 색(False color)을 최소화함으로써 색 보간된 컬러영상의 품질이 향상되었다. 제안된 색 보간 기법은 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 12K개였으며 5개의 라인 메모리가 사용되었다.

• 한국정보통신학회논문지
• /
• 제15권11호
• /
• pp.2465-2473
• /
• 2011

WiMAX, WLAN 등의 무선통신 시스템에 사용되는 LDPC(low density parity check) 복호기의 핵심 기능블록인 DFU(decoding function unit)의 회로 최적화를 제안한다. DFU를 2의 보수 연산 대신에 sign-magnitude 연산 기반으로 설계함으로써 수체계 변환과정을 제거하였으며, 모바일 WiMAX용 다중모드 LDPC 복호기에 사용되는 96개 DFU 배열의 게이트 수를 18% 감소시켰다. 제안된 DFU 구조를 적용하여 모바일 WiMAX 표준을 지원하는 다중모드 LDPC 복호기를 설계하였다. 설계된 LDPC 복호기는 0.18-${\mu}m$ CMOS 셀 라이브러리를 이용하여 50 MHz 클록주파수로 합성한 결과 268,870 게이트와 71,424 비트의 메모리로 구현되었으며, FPGA 구현을 통해 하드웨어 동작을 검증 하였다.

• 한국전자파학회논문지
• /
• 제23권3호
• /
• pp.306-313
• /
• 2012

본 논문에서는 UMTS Tx 대역(1.92~1.98 GHz)과 Rx 대역(2.11~2.17 GHz)에서 동작하는 이중 대역 E 슬롯 마이크로스트립 패치 안테나 사이의 격리도 향상을 위한 EBG 구조를 제안하였다. 제안된 EBG 구조는 이중 대역에서 두 안테나 사이의 격리도를 향상시키기 위하여 서로 다른 크기의 변형된 버섯 모양(mushroom-type) 구조로 단위 셀들을 배열하였다. 제안된 구조는 패치 안테나와 접지 면을 공유하지 않으며, 설계되어진 단위 셀의 크기는 각각 $15.6mm{\times}4mm$, $17.4mm{\times}4mm$이다. 제안된 안테나의 전체 크기는 $210.5mm{\times}117mm$이고, FR-4(비유전율=4.6, 기판 두께= 3.93 mm) 기판 상에 설계되어졌다. 제작된 안테나의 측정 결과, 제안된 EBG 구조의 사용으로 UMTS Tx 대역과 Rx 대역에서 각각 9 dB, 12 dB의 격리도 향상을 나타내었다.

• 해양환경안전학회지
• /
• 제19권4호
• /
• pp.410-415
• /
• 2013

음향 표적강도는 잠수함의 생존성을 보장하기 위한 중요한 설계 고려 요소이다. 잠수함이 대형화 됨에 따라 음향 표적강도 저감을 위한 대표적인 방법으로 알베리히 무반향 코팅재가 널리 사용되고 있다. 본 논문에서는 규칙적으로 배열된 알베리히 무반향 코팅재 단위 셀에 대해 유한요소법을 이용하여 음압 투과반사 계수를 해석하였다. 해석 결과는 문헌의 실험결과와 비교 검증하였다. 또한, 잠수함의 음향 표적강도 계산시 해석된 코팅재의 입력 임피던스를 이용하여 반사계수를 고려하였다. 마지막으로 알베리히 무반향 코팅재 적용에 따른 음향 표적강도 감소 효과(Case 1: 10dB, Case 2: 6dB)를 확인하였다.

• 전자공학회논문지C
• /
• 제36C권8호
• /
• pp.35-45
• /
• 1999

본 논문에서는 $GF(p^m)$상에서 두 다항식의 가산 및 승산 알고리즘을 제시하였고, 가산 및 승산 알고리즘을 수행하는 전류 모드 CMOS에 의한 $GF(4^3)$상의 직렬 입력-병렬 출력 모듈 구조의 4치 연산기를 구현하였다. 제시된 전류 모드 CMOS 4치 연산기는 가산/승산 선택 회로, mod(4) 승산 연산 회로, mod(4) 가산 연산 회로를 2개 연결하여 구성한 MOD 연산회로, mod(4) 승산 연산 회로와 동일하게 동작하는 원시 기약 다항식 연산 회로에 의해 구현하였으며, PSpice 시뮬레이션을 통하여 이 회로들에 대하여 동작 특성을 보였다. 제시된 회로들의 시뮬레이션은 $2{\mu}m$ CMOS 기술을 이용하고, 단위 전류를 $15{\mu}A$로 하였으며, VDD 전압은 3.3V을 사용하였다. 본 논문에서 제시한 전류 모드 CMOS의 4치 연산기는 회선 경로 선택의 규칙성, 간단성, 셀 배열에 의한 모듈성의 이점을 가지며, 특히 차수 m이 증가하는 유한체상의 두 다항식의 가산 및 승산에서 확장성을 가지므로 VLSI화 실현에 적합할 것으로 생각된다.

• 대한전자공학회논문지TC
• /
• 제48권2호
• /
• pp.95-104
• /
• 2011

본 논문에서는 complementary 나선형 공진 구조와 인터디지털 구조 기반의 메타물질 전송 선로가 전압 제어 발진기의 위상 잡음을 줄이기 위해서 제안되었다. 이와 같은 메타물질 전송 선로는 접지 면에 식각된 complementary 나선형 공진 구조의 배열과 신호 면의 인터디지털 전송 선로를 적용하여 구현되었다. 신호 면의 인터디지털 전송 선로는 인터디지털 구조가 없는 일반적인 전송 선로보다 더 높은 공진 Q 특성을 얻기 위해서 사용되었다. 제안된 메타물질 전송 선로의 공진 특성과 Q 특성의 고유 포화 특성이 신호 면의 전송 선로의 폭, complementary 나선형 공진 구조의 크기, complementary 나선형 공진 구조 사이의 전류 방향, complementary 나선형 공진 구조의 단위 셀 쌍의 수를 변화시킴으로써, 그리고 인터디지털 구조의 유무에 의해서 분석되어졌다. 제안된 전압 제어 발진기의 위상 잡음과 주파수 조절 범위는 -127.50~-125.33 dBc/Hz @ 100 kHz와 5.744~5.852 GHz이다.