• Title/Summary/Keyword: 설계행렬

Search Result 723, Processing Time 0.032 seconds

A Study on Secure Matrix-based RFID Authentication Protocol (행렬기반 RFID 인증 프로토콜에 대한 연구)

  • Lee, Su-Youn;Ahn, Hyo-Beom
    • Convergence Security Journal
    • /
    • v.6 no.1
    • /
    • pp.83-90
    • /
    • 2006
  • Recently, the security for RFID/USN environment is divided into network security and RFID security. The authentication protocol design for RFID security is studied to protect user privacy in RFID system. However, the study of efficient authentication protocol for RFID system is not satisfy a security for low-cost RFID tag and user privacy. Therefore, this paper proposes a secure matrix-based RFID authentication protocol that decrease communication overhead and computation. In result, the Matrix-based RFID authentication protocol is an effective authentication protocol compare with HB and $HB^+$ in traffic analysis attack and trace location attack.

  • PDF

Fuzzy Controlfor An Electro-Hydrautic Servo System (전기 유압 서어보 시스템의 퍼지제어)

  • 주해호;이재원;장우석
    • Proceedings of the Korean Society of Precision Engineering Conference
    • /
    • 1993.10a
    • /
    • pp.533-538
    • /
    • 1993
  • 본 논문에서는 퍼지제어 이론을 적용한 전지 유압 속도제어 시스템을 설계하였다, 최적의 퍼지 추론법을 유도하기 위해서 시뮬레이션 프로그램을 개발하여 최적의 샘플링 시간, A/D 및 D/A 변환기의 비트수를 결정하였고, 퍼지 입출력 변수의 형태, 퍼지 관계 행렬의 크기, 비퍼지화 방법 등을 시뮬레이션화하여 최적의 제어조건을 결정하였다, 전기유압 서어보 시스템에 적합한 퍼지 알고리즘은 Lsrsen 추론법, 비퍼지화 방법으로는 무게중심ㅂ버, 9*9 퍼지관계 행렬, 등간격의 삼각형 입출력 변수, 오차의 퍼지집합 및 오차 변화분의 퍼지집합이 각각 40과 5 일때 제어가 가장 잘 되었다. PID 제어방법과 비교할 때 퍼지제어가 우수한 성능을 보였으며,시스템의 등록성이 변할 때도 퍼지제어가 PID 제어 보다 적응이 잘 됨을 확인하였다.

  • PDF

A Study On Improving the Performance of One Dimensional Systolic Array Processor for Matrix.Vector Operation using Sub-Matrix (부분행렬을 사용한 행렬.벡터 연산용 1차원 시스톨릭 어레이 프로세서 설계에 관한 연구)

  • Kim, Yong-Sung
    • The Journal of Information Technology
    • /
    • v.10 no.3
    • /
    • pp.33-45
    • /
    • 2007
  • Systolic Array Processor is used for designing the special purpose processor in Digital Signal Processing, Computer Graphics, Neural Network Applications etc., since it has the characteristic of parallelism, pipeline processing and architecture of regularity. But, in case of using general design method, it has intial waiting period as large as No. of PE-1. And if the connected system needs parallel and simultaneous outputs, processor has some problems of the performance, since it generates only one output at each clock in output state. So in this paper, one dimensional Systolic Array Processor that is designed according to the dependance of data and operations using the partitioned sub-matrix is proposed for the purpose of improving the performance. 1-D Systolic Array using 4 partitioned sub-matrix has efficient method in case of considering those two problems.

  • PDF

Design of Downlink Beamformer for High-quality.High-speed Wireless Multimedia Services (고품질.고속 무선 멀티미디어 서비스를 위한 송신 빔 형성기 설계)

  • 이용주;양승용;김기만
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.5 no.3
    • /
    • pp.459-464
    • /
    • 2001
  • We propose a transmit beamforming algerian for array antenna in FDD (Frequency Division Duplex) environments. The proposed method estimates the directions and spectra of the users, and constructs the spatial covariance matrix of the interferences at the downlink frequency. The weights are computed by that covariance matrix and desired user's direction vector Simulations are performed under Rayleigh fading environments. The proposed method don't need the data feedback, has the enhanced performance in BER (Bit Error Rate).

  • PDF

Design and analysis of a parallel high speed DSP system (병렬 고속 디지털 신호처리시스템의 설계 및 성능분석)

  • 박경택;전창호;박성주;이동호;박준석;오원천;한기택
    • Proceedings of the IEEK Conference
    • /
    • 1998.06a
    • /
    • pp.503-506
    • /
    • 1998
  • 본 연구에서는 방대한 양의 데이터를 실시간으로 처리하기 위한 병렬 고속 디지털 신호처리시스템을 제안한다. 시스템의 성능을 평가할 수 있는 확률적인 분석방법을 제시하며, FFT 와 같이 보드간 또는 프로세서간 통신부담이 많은 알고리즘과 행렬연산과 같이 통신부담이 적은 알고리즘에 적용하여 본다. 제안한 시스템의 다양한 구성에 대하여 두 가지 알고리듬의 성능을 확률적 방법으로 평가하였으며, 그 결과는 알고리즘 분석에 듸한 성능수치와 근접함을 확인하였다. FFT는 프로세서 개수가 증가해도 보드수가 많아지면 성능이 감소하였으며, 행렬연산은 프로세서 개수에 비례하여 시스템의 성능이 선형적으로 증가함을 확인하였다.

  • PDF

Structured Static Output Feedback Stabilization (구조적인 제약을 갖는 정적 출력 되먹임 안정화 제어기)

  • Lee, Joon Hwa
    • Journal of the Institute of Electronics and Information Engineers
    • /
    • v.50 no.3
    • /
    • pp.155-159
    • /
    • 2013
  • In this paper, a nonlinear matrix inequality problem and a nonlinear optimization problem are proposed for obtaining a structured static output feedback controller. The proposed nonlinear optimization problem has LMI (Linear Matrix Inequality) constraints and a nonlinear objective function. Using the conditional gradient method, the nonlinear optimization problem can be solved. A numerical example shows the effectiveness of the proposed approach.

Face Recognition Using PCA and Fuzzy Weighted Average Method (PCA와 퍼지 가중치 평균 기법을 이용한 얼굴 인식)

  • Woo, Young-Woon;Kim, Hyung-Soo;Park, Jae-Min;Cho, Jae-Hyun
    • Proceedings of the Korean Society of Computer Information Conference
    • /
    • 2011.01a
    • /
    • pp.315-316
    • /
    • 2011
  • 일반적으로 영상에서 얼굴 영상을 검출하고 인식하는 알고리즘은 패턴 인식 연구에 있어서 인간과 컴퓨터의 상호작용의 연구라는 면에서 아주 중요한 문제로 연구되어 왔다. 본 논문에서는 고유얼굴을 이용하여 유클리디언 거리법과 퍼지기법의 인식률을 비교해보고자 한다. PCA(Principal Component Analysis) 방식은 우수한 인식 결과를 보장하는 얼굴인식 기법중의 하나이며, 얼굴 영상을 이용하여 공분산 행렬을 계산하고, 공분산 행렬을 통해 생성된 저차원의 벡터, 즉 고유얼굴(Eigenface)을 이용하여 가중치를 계산하고, 이 가중치를 기준으로 인식을 수행하는 기법이다. 이를 기반으로 하여, 본 논문에서는 전처리 과정, 고유얼굴 과정, 유클리디언 거리법 및 퍼지 소속도 함수 설계 과정, 신경망 학습과정, 인식과정으로 구성된 5단계의 얼굴 인식 알고리즘을 제안한다.

  • PDF

SMART 계측제어계통을 위한 실시간 신호검증알고리듬 개발

  • 성승환;김동훈;이철권;서용석;박희윤
    • Proceedings of the Korean Nuclear Society Conference
    • /
    • 1998.05a
    • /
    • pp.303-308
    • /
    • 1998
  • SMART 계측제어계통 측정신호의 신뢰성을 높이기 위한 실시간 신호검증알고리듬을 개발하였다. 개발된 알고리듬은 선행고장검출행렬, 아날로그 신호용 다중성 기법, 접촉신호용 논리표 알고리듬, 주파수 신호용 다중성 기법 그리고 아날로그 센서 경증을 위한 통계적 모듈의 5개 모듈로 구성되어 있다. 선행고장검출행렬은 측정 신호 중에서 고장의 가능성이 있는 신호를 추출하여 선정된 신호만을 적절한 알고리듬으로 검증하도록 함으로써 전체적인 수행시간을 감소시킨다. 아날로그 신호검증 모듈은 아날로그 측정신호에 대한 물리적/해석적 다중성에 입각하여 고장신호의 크기, 위치를 검출하며, 접촉신호 검증 모듈은 접촉신호들간의 논리값을 비교하여 발생 불가능한 논리값을 가지는 신호를 고장신호로 검출한다. 주파수신호는 아날로그 신호와 유사한 기법을 구현하였으며, 통계적 모듈은 아날로그 센서 자체의 물리적 건전성을 검사하는 모듈이다. 현재 SMART의 설계가 확정되어 있지 않으므로 개발된 신호검증알고리듬을 시험하기 위해서 여러 주요 공정변수가 표현되는 상용 원자로의 냉각재계통을 대상으로 검증 알고리듬을 구현하였으며, 운전모사기로 모사된 신호를 이용하여 개발된 신호검증알고리듬을 시험하였다. 시험결과 각 모듈별로 적절히 고장을 검출함을 보였다.

  • PDF

A High-performance Parallel Algorithm for D-Class Computation based on Shared Memory (공유 메모리 기반의 고성능 D-클래스 계산 병렬 알고리즘)

  • Shin Chul-Gyu;Han Jae-Il
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.07a
    • /
    • pp.10-12
    • /
    • 2005
  • [$n\timesn$] 불리언 행렬의 집합에서 동치관계를 이용하여 정의된 D-클래스는 개인키나 공개키 암호기술에 사용될 수 있는 가능성을 가지고 있다. 그러나 NP-완전 문제인 계산 복잡도로 인해 D-클래스의 효율적인 계산이 어려워 극히 제한된 크기의 행렬에 대한 D-클래스만이 알려져 있다. D-클래스를 효율적으로 계산하기 위해서는 수식변환, 병렬처리, 순환문 개선 등을 통해 알고리즘을 개선하여야 한다. 본 논문은 D-클래스의 효율적 계산을 위해 공유메모리 기반의 병렬 처리에 적합하도록 수식의 대수적 변환을 이용한 알고리즘의 설계라 실행 결과에 대해 논한다.

  • PDF

Design of energy-efficient external sort and matrix mulitplication algorithms (외부정렬 및 행렬곱셈의 저전력 알고리즘 설계)

  • Kim, Dongseung;Park, Ki-Hong
    • Annual Conference of KIPS
    • /
    • 2012.11a
    • /
    • pp.125-128
    • /
    • 2012
  • 이 연구는 대량의 자료를 처리하거나 장시간의 CPU 연산을 요하는 고도 컴퓨팅 분야에서 고속화와 함께 에너지 절약의 성과를 동시에 얻기 위한 알고리즘 작성의 가이드라인을 제시함을 목표로 한다. 연구 대상으로는 외부정렬과 행렬곱을 택하였다. 전자는 key 접근시의 주소값이 불규칙하고 프로세서간 자료교환이 빈번한 특성이 있고, 후자는 데이터 총량은 작지만 주소 패턴이 규칙적이고 고도의 연산력이 요구되어 선택하였다. 이 연구 결과는 빅(big) 데이터 등 대규모 자료처리 분야에서 전력효율화 실현에 기여할 수 있다.