• 한국멀티미디어학회논문지
• /
• 제14권3호
• /
• pp.368-377
• /
• 2011

본 논문에서는 특징점 정합을 통한 객체인식, 파노라마 이미지 생성, 3차원 영상 복원 등에 사용될 수 있는 알고리즘 중 대표적인 SURF 알고리즘 기반 특징점 추출기의 하드웨어 구조 설계 및 FPGA 검증 결과에 대해 기술한다. SURF 알고리즘은 크기와 회전변화에 강한 특징점과 서술자를 생성함으로써 객체인식, 파노라마 이미지 생성, 3차원 영상 복원 등에 활용될 수 있다. 하지만 ARMl1(667Mhz) 프로세서와 128Mbytes의 DDR 메모리를 사용하는 임베디드 환경에서 실험결과 VGA($640{\times}480$) 해상도 C영상의 특정점 추출 처리 시약 7,200msec의 시간이 걸려 실시간 동작이 불가능한 것으로 파악되었다. 본 논문에서는 SURF 알고리즘의 핵심 요소인 적분 이미지 메모리 접근 패턴을 분석하여 메모리 접근 횟수와 메모리 사용량을 줄이는 방법을 이용해 실시간 동작이 가능하도록 하드웨어로 설계하였다. 설계된 하드웨어를 Xilinx(社)의 Vertex-5 FPGA 를 이용하여 검증한 결과 l00Mhz 클록에서 VGA 영상의 특징점 추출시 약 60frame/sec로 동작하여 실시간 응용으로 충분함을 알 수 있다.

• 한국강구조학회 논문집
• /
• 제15권4호통권65호
• /
• pp.389-401
• /
• 2003

본 연구의 목적은 H형강 단면과 콘크리트의 합성단면으로 구성된 보와 기둥의 합성 뼈대구조물에 대해 신뢰성지수를 고려한 최적 단면을 설계할 수 있는 알고리즘을 개발하는데 있다. 합성 뼈대구조물의 최적화 문제는 단면 치수를 설계변수로 취하고 목적함수와 제약조건을 형성한다. 목적함수는 구조물의 총 경비로 형성하고, 제약조건식은 단면응력과 허용응력의 신뢰성지수를 고려하여 유도한다. 합성 뼈대구조물의 단문을 최적화하는 알고리즘은 수정 Newton-Raphson 탐사법을 사용하는 SUMT기법을 사용한다. 본 연구에서 개발된 최적화 알고리즘은 1층 1경간 합성 뼈대구조물과 5층 1경간 합성 뼈대구조물의 수치예에 신뢰성지수(${\beta}=3.0$, ${\beta}=0.0$)를 고려한 합성 뼈대구조물 설계의 실용화를 위하여 적용된다. 제안된 알고리즘의 최적화 가능성과 적용성 그리고 수렴성 등을 살펴보기 위하여 수치결과들을 비교 분석한다.

• 전자공학회논문지
• /
• 제51권2호
• /
• pp.76-84
• /
• 2014

최근 고화질 영상의 증가와 더불어 대용량 영상 데이터의 처리는 높은 연산이 요구되어 병렬 처리 설계가 선택되고 있다. 영상 처리에서 나타나는 많은 단순 연산이 병렬처리 가능한 경우, CPU 기반 병렬처리보다는 GPU 기반 병렬처리를 적용하는 것이 계산문제의 시간과 공간 계산 복잡도를 줄일 수 있다. 본 논문은 영상에서 샷 경계 탐지 알고리즘의 병렬 설계와 구현을 연구하였다. 제안하는 샷 경계 탐지 알고리즘은 프레임 간 지역 화소 밝기 비교와 전역 히스토그램 정보를 이용하는데, 이들 데이터의 계산은 대량의 데이터에 대한 높은 병렬성을 갖는다. 이들 연산의 병렬처리를 최대화하기 위해 화소 밝기와 히스토그램의 계산을 NVIDIA GPU에서 병렬 설계 하였다. GPU 기반 샷 탐지 방법은 국가기록원에서 선택된 10개의 비디오 데이터에 대한 성능 테스트를 수행하였다. 테스트에서 GPU 기반 알고리즘의 탐지율은 CPU 기반 알고리즘과 유사하였으나 약 10배의 연산 속도가 개선되었다.

• 한국지능시스템학회논문지
• /
• 제14권5호
• /
• pp.593-597
• /
• 2004

본 논문은 비선형 시스템의 새로운 퍼지 제어기 설계 기법을 제안한다. 기존의 퍼지 제어기 설계 방법들은 안정도 조건을 만족시키는 제어 이득을 얻기 위해 수학적인 접근을 통해 해를 찾는 방법들이 많이 연구되었다 하지만 플랜트와 제어 방법에 따라 이러한 수학적인 접근이 힘든 경우가 있다 본 논문에서는 이를 해결하기 위해 깊은 수학적인 접근이 아닌 지능적인 접근 방법을 사용하여 안정화된 퍼지 제어기의 설계하는 기법을 제안한다. 제안된 기법은 퍼지 제어기의 안정화 조건을 만족시키는 제어 이득을 전략 기반 유전 알고리즘을 사용하여 동정한다 전략 기반 유전 알고리즘은 제어기의 안정화 조건을 만족시키는 해를 찾기 위해 전략적으로 교차와 돌연변이를 변화시킨다. 전력 기반 유전 알고리즘은 제어기의 안정화 조건을 만족시키는 해를 찾기 위해 전략적으로 교차와 돌연변이 영역을 변화시킴으로서 빠르게 해를 찾는다. 최종적으로 모의 실험을 통해 제안된 기법의 우수성을 확인하였다.

• 한국전산구조공학회논문집
• /
• 제29권5호
• /
• pp.429-436
• /
• 2016

연구에서는 철근콘크리트 건물에 대한 유전자 알고리즘 기반의 최적구조설계기법을 제시하고자 한다. 목적함수는 구조물의 비용과 이산화탄소 배출량을 동시에 각각 최소화하는 것이다. 비용 및 인산화탄소 배출량은 구조설계안에서 얻을 수 있는 단면치수, 부재길이, 재료강도, 철근량 등과 같은 설계정보를 통해 계산한다. 즉, 구조물의 물량을 기초로 하여 비용과 이산화탄소 배출량을 평가한다. 재료의 운반, 시공 및 건물 운영 단계에서 발생하는 비용 및 이산화탄소 배출량은 본 연구에서 제외한다. 제약조건은 철근콘크리트 건물을 구성하는 기둥과 보 부재의 강도조건과 층간변위조건이 고려된다. 제약조건을 평가하기 위해 OpenSees를 활용한 선형정적해석이 수행된다. 제약조건을 만족시키면서 목적함수에 대해 최소의 값을 제시하는 설계안을 찾기 위해 유전자 알고리즘이 사용된다. 제시한 알고리즘의 적용성을 검증하기 위해 4층 철근콘크리트 모멘트 골조 예제에 제시하는 기법을 적용하여 검증한다.

• 한국통신학회논문지
• /
• 제19권7호
• /
• pp.1390-1406
• /
• 1994

본 논문은 로컬 엑세스 컴퓨터 네트워크를 설계할 때 발생되는 문제의 하나로 네트워크의 평균 지연 시간을 고려한 최소 비용 루프 설계 문제(DMCLP-Delay constrained Minimum Cost Loop Problem)를 다룬다. 이 문지는 종단 사용자의 트래픽 요구량을 만족시키는 링의 집합을 구하는 것으로 목적 함수는 전체라인 비용을 최소화하는 것이다. 본 논문에서는 하나의 링이 서비스할 수 있는 노드의 수가 제한되어 있으며 동시에 네트워크의 평균 지연 시간이 원하는 시간이내이어야 한다는 제약 조건하에서 이 문제에 대한 2단계-휴리스틱 알고리즘을 제안한다. 이 알고리즘은 기존의 최소 비용 루프 설계(MCLP) 알고리즘에 의한 클러스터와 본 논문에서 제안한 trade-off criterion를 이용하여 유도된다. 실제 시뮬레이션의 결과, 본 논문에서 제안한 알고리즘은 수정된 기존의 MCLP 알고리즘보다 우수한 해를 제공하며 아울러 비교적 짧은 실행 시간을 갖는다.

• 컴퓨터교육학회논문지
• /
• 제19권1호
• /
• pp.101-109
• /
• 2016

컴퓨팅 사고 교육에서 알고리즘의 설계는 학습자의 논리적 사고력과 절차적 사고력이 요구되는 중요한 학습 과정이다. 하지만 알고리즘 학습에 관한 연구와 학습자가 실제 학습에서 겪는 오류에 관한 연구가 부족한 실정이다. 이에 본 연구는 알고리즘 설계 학습에서 순서도를 활용한 프로그래밍 제어 구조 설계에서 발견된 학습자의 오류를 분석하여, 오류 유형을 제시하였다. 대학생을 대상으로 한 강의에서 세 가지 제어 구조에 관한 평가 문항을 제시한 결과, 순차 구조에서는 오류 유형이 발견되지 않았다. 하지만 조건 구조에서는 2개의 조건문이 중첩된 경우 조건 설정에서 오류가 발생하였다. 반복 구조에서는 반복의 횟수를 조절하는 조건, 반복되는 명령문의 위치, 중첩된 반복문에서 조건과 명령문의 위치 오류가 발견되었다. 본 연구에서 나타난 오류 유형은 초 중등학교와 대학에서 실시하고 있는 컴퓨팅 사고 교육의 알고리즘 설계 학습에 참고할 수 있는 사례가 될 것이다.

• 한국정보통신학회논문지
• /
• 제9권8호
• /
• pp.1741-1748
• /
• 2005

본 논문에서는 암호 기능과 함께 데이터 인증 기능을 지원하는 OCB(offsetest codebook)-AES(advanced encryption) 암호 알고리즘을 VLSI로 설계하고 성능을 분석하였다. OCB-AES 암호 알고리즘은 기존 암호 시스템에서 암호 알고리즘과 인증에 구별된 알고리즘과 하드웨어를 사용함에 따른 많은 연산 시간과 하드웨어 문제를 해결하였다. 면적 효율적인 모듈화된 오프셋 생성기와 태그 생성 회로를 내장한 OCB-AES 프로세서는 IDEC 삼성 0.35um CMOS 공정으로 설계되었으며 약 55,700 게이트로 구성되며, 80MHz의 동작주파수로 930 Mbps의 암${\cdot}$복호율을 갖는다. 그리고 무결성과 인증에 사용되는 128 비트 태그를 생성하는데 소요되는 클록사이클 수는 (m+2)${\times}$(Nr+1)이다. 여기서 m은 메시지의 블록 수이며, Nr은 AES 암호 알고리즘의 라운드 수이다. 설계된 프로세서는 높은 암${\times}$복효율과 면적 효율성으로 IEEE 802.11i 무선 랜과 모바일용 SoC(System on chip)에 암호 처리를 위한 소프트 IP(Intellectual Property)로 적용 가능하다.

• 실천공학교육논문지
• /
• 제10권1호
• /
• pp.49-56
• /
• 2018

비전공 학부생을 대상으로 다양한 방식의 SW 교육이 대학별로 운영되고 있다. 그리고 대부분 컴퓨팅적 사고를 교육하는 데 초점을 맞추고 있다. 이러한 컴퓨팅 교육에 이어서 학생들마다 창의적인 컴퓨팅 산출물을 구현하고 평가하는 교육 방식이 필요하다. 본 논문에서는 창의적 컴퓨팅 산출물 기반 SW교육을 실현하는 한 가지 방안을 제안한다. 이를 위해 학생들이 디지털논리회로 장치를 창의적으로 구현하고, 이 장치의 기능을 구현하는 SW알고리즘을 디자인하는 교육방법을 제안한다. 제안한 교육 방법에서는 아두이노 보드를 사용한 간단한 LED 논리회로를 예로 들어 교육한다. 학생들은 2변수 논리회로 출력장치 두 쌍을 창의적으로 설계 및 구현하고, 구현한 장치의 패턴을 나타내는 알고리즘을 다양한 형태로 설계한다. 그리고 입력장치를 이용한 기능 확장 및 확장된 알고리즘을 설계한다. 제안한 교육방법을 적용하면, 비전공 학생들이 창의적 컴퓨팅 산출물 제작을 통해 알고리즘 설계의 개념과 필요성을 습득하는 성과를 얻을 수 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (3)
• /
• pp.44-47
• /
• 1998

나눗셈 알고리즘은 다른 덧셈이나 곱셈 알고리즘과 비교하여 복잡하고, 수행빈도수 적다는 이류로 그 동안 고속 나눗셈의 하드웨어 연구는 활발하지 않았다. 그러나 멀티미디어의 발전으로 고속 나눗셈의 필요성 및 전체적인 수행 시간 향상을 위해 고속 나눗셈 연산기의 중요성은 더욱 부각되고 있다. 그러나 칩의 크기는 제작 단가와 깊은 관련이 있기 때문에 고속 나눗셈 연산기를 칩으로 제작할 때 요구되는 성능과 비용을 만족하기 위한 적절한 분석이 필요하다. 본 논문은 자릿수 순환(Digt Recurrence) 알고리즘에서 속도가 빠른 높은 자릿수 이용(Very-High Radix) 알고리즘을 기반으로 최적화된 자릿수 (Radix) 범위를 제시하였다. 그리고 변환요소 (Scaling Factor)를 전처리(Pre-processing)하여 연산의 주기를 감소하고, 크기의 문제를 해결하기 위해서 상수표 대신 제어(Control)방법으로 값을 구하는 방법을 설계하였다.