• 대한전자공학회논문지SD
• /
• 제39권5호
• /
• pp.16-22
• /
• 2002

본 논문에서는 선비정질화 이온주입과 BPSG(boro-phosphosilicate glass)를 위한 FA(furnace anneal) 공정이 적용된 양질의 p/sup +/-n 박막 접합을 형성하는 공정 조건을 제시하였다. 단결정 실리콘 기판을 As과 Ge 이온으로 45keV와 3×10/sup 14/cm/sup -2/로 주입하여 선비정질화 하였으며, p형 이온으로는 BF₂ 이온을 20keV, 2×10/sup 15/cm/sup -2/로 주입하였다. 고온 열처리는 furnace와 급속 열처기로 수행하였으며, 급속 열처리 온도는 950∼1050℃이며 FA는 BPSG 공정을 위해 850℃/4O분간 수행하였다. 박막 접합의 특성을 고려하기 위해 접합깊이, 면저항 및 다이오드 누설 전류를 측정 ·분석하였다. Ge 이온으로 선비정질화 하였을 경우 As 이온보다 대부분의 접합 특성에서 우수한 결과를 나타내었다. Ge으로 선비정질화하고 1000℃의 RTA를 수행한 경우에 가장 양호한 특성을 나타내었으며, FA를 포함한 경우에는 RTA 1050℃+FA의 열처리 조건에서 Ge 이온으로 선비정질화 했을 때 면저항과 접합깊이의 곱 및 누설 전류에서 양호한 특성을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.37-42
• /
• 2004

본 논문에서는 선비정질화, 저에너지 이온 주입, 이중 열처리 공정을 이용하여 p/sup ＋/-n 박막 접합을 형성하였다. Ge 이온을 이용하여 결정 Si 기판을 선비정질화하였다. 선비정질화된 시편과 결정 기판에 p-형 불순물인 BF₂이온을 주입하여 접합을 형성하였다. 열처리는 급속 열처리 (RTA : rapid thermal anneal) 방법과 850℃의 노 열처리 (FA : furnace anneal) 방법을 병행하였다. 두 단계의 이중 열처리 방법으로 네 가지 조건을 사용하였는데, 이는 RTA(750℃/10초)＋Ft, FA＋RTA(750℃/10초), RTA(1000℃/10초)＋F4 FA＋RTA(1000℃/10초)이다. Ge 선비정질화를 통하여 시편의 접합 깊이를 감소시킬 수 있었다. RTA 온도가 1000℃인 경우에는 RTA보다는 FA를 먼저 수행하는 것이 접합 깊이(x/sub j/), 면저항(R/sub s/), R/sub s/ x/sub j/, 누설 전류 등의 모든 면에서 유리함을 알 수 있었다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1991년도 춘계종합학술발표회논문집
• /
• pp.187-191
• /
• 1991

• 대한전자공학회논문지TE
• /
• 제39권1호
• /
• pp.31-36
• /
• 2002

낮은 에너지의 보론 이온을 선비정질화된 실리콘 기판과 단결정 기판에 이온 주입하여 0.2μm 정도의 접합 깊이를 갖는 박막의 P/sup +/-n 접합을 형성하였다 이온주입에 의한 결정결함의 제거 및 주입된 보론 이온의 활성화를 위해 급속 열처리기를 이용하였으며, BPSC(bore-phosphosilicate glass)를 흐르도록 하기 위해 노 열처리를 도입하였다. 선비정질화 이온주입은 45keV, 3×10/sup 14/cm/sup -2/ Ge 이온을 사용하였으며, p형 불순물로는 BF2 이온을 20keV, 2×10/sup 15/cm /sup -2/로 이온주입 하였다. 급속 열처리와 노 열처리 조건은 각각 1000。C/ 10초와 850。C/4O분이었다. 형성된 접합의 접합깊이는 SIMS와 ASR로 측정하였으며, 4-point probe로 면 저항을 측정하였다. 또한 전기적인 특성은 다이오드에 역방향 전압을 인가하여 측정된 누설전류로 분석하였다. 측정 결과를 살펴보면, 급속 열처리만을 수행하여도 양호한 접합 특성을 나타내나, 급속 열처리와 노 열처리를 함께 고려해야 할 경우에는 노 열처리 후에 급속 열처리를 수행하는 공정이 급속 열처리 후에 노 열처리를 수행하는 경우보다 더 우수한 박막 접합 특성을 나타내었다.

• 전자공학회논문지A
• /
• 제28A권9호
• /
• pp.729-735
• /
• 1991

To form shallow $p^+$ -n junctions, Ge and As ions were employed for preamorphization, and B or BF2 was implanted for doping. Same B and BF$_2$ implantations were performed into single crystalline silicon to compare the material and electrical characteristics with the preamorphized samples. SIMS measurements for 10KeV B implanted samples revealed the somilar boron distribution for two preamophized cases, but the ASR profiles indicated that the shallower junctions could be formed by Ge preamorphzation. Sheet resostance of Ge preamorphized sample was lower than the As preamorphized sample, and the diode leakage current characteristics were similar for the preamorphized and non-preamorphized samples. Among the samples implanted with BF ions into the substrates preamorphized with 25keV Ge or As ions, high sheet resistance and leaky diode characteristics were observed for the As preamorphized samples. It was found that Ge preamorphization is more useful than As preamorphization for the purpose of forming shallow $p^+$ -n junctions using low energy BF$_2$ implantation.

• E2M - 전기 전자와 첨단 소재
• /
• 제8권6호
• /
• pp.737-743
• /
• 1995

Two step RTD(Rapid Thermal Diffussion) of P into silicon wafer using tungsten halogen lamp was used to fabricated very shallow n$^{+}$p junction. 1st RTD was performed in the temperature range of 800.deg. C for 60 see and the heating rate was in the 50.deg. C/sec. Phosphrous solid source was transfered on the silicon surface. 2nd RTD process was performed in the temperature range 1050.deg. C, 10sec. Using 2 step RTD we can obtain a shallow junction 0.13.mu.m in depth. After RTD, the Ti-silicide process was performed by the two step RTA(Rapid Thermal Annealing) to reduced the electric resistance and to improve the n$^{+}$p junction diode. The titanium thickness was 300.angs.. The condition of lst RTA process was 600.deg. C of 30sec and that of 2nd RTA process was varied in the range 700.deg. C, 750.deg. C, 800.deg. C for 10sec-60sec. After 2 step RTA, sheet resistance was 46.ohm../[]. Ti-silicide n+p junction diode was fabricated and I-V characteristics were measured.red.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.115-117
• /
• 2005

In this paper, we formed the shallow junction by preamorphization and low energy ion implantation. And a simulator is designed for predicting the annealing process results. Especially, if considered the applicable to single step annealing process(RTA, FA) and dual step annealing process(RTA+FA, FA+RTA). In this simulation, the ion implantation model and the boron diffusion model are used. The Monte Carlo model is used for the ion implantation. Boron diffusion model is based on pair diffusion at nonequilibrium condition. And we considered that the BI-pairs lead the diffusion and the boron activation and clustering reaction. Using the boundary condition and initial condition, the diffusion equation is solved successfully. The simulator is made ofC language and reappear the experimental data successfully.