• 비파괴검사학회지
• /
• 제34권4호
• /
• pp.305-310
• /
• 2014

본 고에서는 미세 이물질이 삽입된 볼베어링에 대하여 비파괴평가를 제안하였다. 비파괴평가 연구로서 동적인 하중조건하 회전체의 동작에 따른 고장 진단을 위해 비접촉식 정량화된 적외선 열화상 기법을 적용하였다. 이로부터 볼베어링에 대한 적정 체결조건을 설정하였고 고장 상태감시에 대한 수동형 열화상시험을 수행하였다. 본 연구로부터, 적외선 열화상 시험은 조기의 결함 진단을 평가하기 위해 정상 및 이물질이 삽입된 시편들로부터의 온도 프로파일링을 비교, 분석되었다. 연구의 비파괴검사 평가의 결과로써, 고장에 이르는 이상단계에 따른 볼베어링의 온도 특성이 정량적으로 분석되었다.

• 한국전자파학회논문지
• /
• 제13권8호
• /
• pp.754-763
• /
• 2002

본 논문은 결함 접지 구조(defected ground structure, DGS)를 삽입하여 소형화한 증폭기의 개선된 전력 성능을 언급하고 있다. DGS에 의한 부가적인 등가성분에 의하여 전파 지연 특성과 전기적 길이 증가 현상이 나타나는데, 이 성질을 이용하면 DGS를 포함한 전송 선로의 전기적 길이를 원래와 같게 유지하기 위하여 물리적 길이를 줄일 수 있다. 물리적 길이를 줄이더라도 전기적 길이는 같으므로 표준 증폭기(original amplifier)의 정합과 성능이 그대로 유지된다. DGS를 삽입하여 길이를 줄인 전송 선로는 증폭기의 원하는 동작주파수에서는 손실이 거의 없지만 하모닉 주파수에서는 일정량의 손실이 있으므로, 소형화된 증폭기(size-reduced amplifier)가 표준 증폭기보다 근 우수한 하모닉 차단 특성을 근본적으로 내재하고 있다. 따라서 출력측에서 검출되는 하모닉 성분의 크기가 표준 증폭기보다는 더 작을 것으로 예측할 수 있다. 이를 확인하기 위하여 표준 증폭기와 DGS로 소형화한 증폭기의 전력 성능을 측정한 결과, 소형화한 증폭기의 2차 하모닉, IMD3 성분, ACPR이 각각 5 dB, 2-6 dB, 1-4 dB가 개선되었다.

• 비파괴검사학회지
• /
• 제28권1호
• /
• pp.9-15
• /
• 2008

증기발생기 전열관에 생성되는 투자율변화에 의해 야기되는 신호왜곡 문제를 해결하기 위한 새로운 탐촉자를 개발하였다. 고리 1 호기 폐전열관에 생성된 자성상을 분리하여 자기이력곡선을 측정하였으며, 자성상이 생성되는 원인을 규명하기 위하여 고온 인장 시험을 수행하였다. 전산모사를 이용하여 탐촉자의 자정상 탐지조건을 결정하였으며, 디지털 신호전송을 위하여 신호처리용 전자회로를 소형화하여 탐촉자 속에 삽입하였다. 본 연구에서 개발된 신형 탐촉자를 이용하여 PVC 신호와 니켈 슬리빙 부위의 결함을 측정하였다. 신형 탐촉자는 보빈 탐촉자와 같이 고속으로 결함을 측정 할 수 있으며, 증기발생기 전열관의 탐상속도와 결함 탐지의 신뢰성을 증진시킬 수 있다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 추계학술발표대회
• /
• pp.22.2-22.2
• /
• 2011

Si 나노와이어를 합성하는 다양한 방법들 중에서 Si 기판을 나노와이어 형태로 제작하는 무전해 식각법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해 식각법을 이용한 Si 나노와이어는 p 또는 n형의 전기적 특성을 갖는 Si 기판의 도핑농도에 따라 원하는 전기적 특성을 갖는 나노와이어를 얻을 수 있을 것이라는 기대가 있었지만 n형으로 제작된 나노와이어의 경우 식각에 의한 표면의 거칠기 때문에 그 특성을 나타내지 못하는 문제점을 가지고 있다. 본 연구에서는 무전해 식각법을 이용하여 p와 n형 나노와이어를 합성하고 field-effect transistors (FETs) 소자를 제작하여 각각의 특성을 구현하였다. 나노와이어와 절연막 사이의 계면 결함을 최소화하기 위하여 poly-4-vinylphenol (PVP) 고분자 절연막에 나노와이어를 삽입시킨 형태로 소자를 제작하였고, 특히 n형 나노와이어의 표면을 보다 평평하게 하기 위하여 열처리를 진행 하였다. 이렇게 각각의 특성이 구현된 나노와이어를 이용하여 soft-lithography 공정을 통해 complementary metal-oxide semiconductor (CMOS) 구조의 인버터 소자를 제작하였으며 그 전기적 특성을 평가하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1646-1647
• /
• 2011

본 논문에서는 공통의 결함접지면구조(Defected ground structure, DGS)를 이용한 1:2 비대칭 전력 분배기를 설계하였다. 기본적인 비대칭 전력분배기를 설계하고 DGS를 삽입하여 크기를 줄이고 반으로 접은 구조로 회로의 크기를 대폭 줄일 수 있는 구조 이다. 사용한 기판으로는 Rogers 5880 31mils(0.7874mm)를 사용하여 1GHz 주파수대의 1:2 비대칭 전력 분배기를 설계 및 제작하여 우수한 특성을 확인 할 수 있었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1995년도 추계 학술발표 강연 및 논문개요집
• /
• pp.23-24
• /
• 1995

기존의 웨이퍼 박막속에 절연박막이 삽입된 SOI(Silicon On Insulator) 웨이퍼 구조와 관련한 반도체 기판 재료가 커다른 관심을 끌어 왔으나, SOI 평가기술은 아직까지 체계적으로 확립된 것이 없으며, DLTS(Deep Level Transient Spectroscopy) 등을 이용한 전기적 평가는 거의 이루어지지 않은 상태이다. 본 연구에서는 직접접합된 웨이퍼를 약 10um내외의 활성화층을 형성시킨 6인치 P-형 SOI 웨이퍼를 제작하여 DLTS로 측정, 평가를 하였고, DLTS 측정후 관찰될 수 있는 에어지 트랩(Energy Trap)과 후속 열처리에서의 트랩의 변화등을 관찰하여, 후속 열처리조건에 따른 접합된 SOI 웨이퍼 계면의 안정화된 조건을 확보하였다.

• 한국통신학회논문지
• /
• 제18권4호
• /
• pp.585-590
• /
• 1993

비대칭 결함선로의 등가회로 파라미터와 대역통 필터에 필요한 소자값을 대응시켜 3개의 공진기로 구성되는 광대역통과 필터를 실현시켰다. 중심주파수 9GHz에서 정규화 대역폭은 22%로 설계하였고 Supercompact을 이용하여 최적화하고 제작 실험한 결과 대역폭과 반사손실은 설계값과 잘 일치하였으나 삽입손실에서 0.7dB 정도의 차이가 있었다.

• 한국세라믹학회지
• /
• 제19권3호
• /
• pp.199-204
• /
• 1982

Bowl 형태의 일본산 Nagano 점토에 대한 분류 및 특성화 연구를 하였다. 결정입자 크기를 1$\mu$ 이하로 침강분리 시킨후 전자현미경으로 결정형태를 관찰하였다. 아울러 결정형태, 구조적 결함 및 intercalation 반응성의 상호관계를 검토하기 위하여 tube 형태의 한국산 halloysite 및 plate 형태의 kaolinite를 비교 조사하였다. 특이한 Bowl 형 Nagano 점토는 tube형 halloysite와 화학 반응성에서 동일하여 극성 내지는 hydrogen bridge 결합을 하는 guest 분자와 반응하여 층간삽입 화합물을 형성 하였다. 화학반응성에 따른 점토분류방법에 의해 Nagano 점토가 halloysite임을 밝혔으며 아울러 결정의 형태는 반응성에 영향을 미치지 않음을 알 수 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권5호
• /
• pp.259-267
• /
• 2001

칩의 집적도에 비례하여 설계검증 및 칩 제작 후의 결함점검은 갈수록 어려워지며 이러한 테스트 문제의 원초적 해결을 위하여 다양한 테스트설계 기술이 널리 개발되고 있다. 상위 수준의 테스트설계에서는 회로의 기능에 대해서는 알 수 있으나 구조에 대해서는 알 수 없고, 하위 수준의 테스트설계에서는 회로의 구조를 알 수 있으나 기능은 알 수 없다. 따라서 테스트 설계는 기능을 기술하는 상위 수준에서부터 고려되어 하위 게이트수준에서 스캔플립플롭을 선택하여야 최적화된 성능을 얻을 수 있다. 본 논문에서는 테스트용이도를 증진시키기 위해, 상위수준의 기능정보에 대해서는 테스트점을 삽입하여 제어흐름(control flow)을 변경하고, 상위 수준의 합성 후에 하위 수준에서 스캔플립플롭을 선택하여 다시 합성하는 상위.하위 수준에서 통합된 테스트 합성 기술을 제안한다. 실험결과 통합된 테스트 합성 기술이 대부분의 벤치마크 회로에서 높은 고장검출율을 보여주고 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2018년도 추계학술발표대회
• /
• pp.524-527
• /
• 2018

IOT의 발전으로 많은 디바이스들이 사용자들에게 제공되어 데이터를 얻거나 제어함으로서 유용하게 사용되고 있다. 보통 하나의 디바이스에 다수의 사용자가 접근하여 데이터를 얻거나 제어 함으로써 서비스를 받게 된다. 그러나 하나의 디바이스를 여러 사용자가 이용하게 되면 어떤 사용자에 의해 디바이스가 오작동을 할 수 있고 결함이 발생할 수가 있다. 본 논문에서는 이러한 경우를 예방하고 디바이스를 관리하기 위해 FUSE와 Syslog를 이용하여 디바이스 접근에 대한 정보 로그하는 기법을 제시한다. 이를 위하여 리눅스(Ubuntu 16.04)에서 문자 디바이스 드라이버 모듈을 작성하여 커널에 삽입하고, 디바이스에 접근을 시도하는 테스트 프로그램을 작성하여 디바이스에 접근할 때 접근 정보를 로그하는 기법을 제시한다.