• Journal of the Korean Vacuum Society
• /
• v.7 no.3
• /
• pp.169-175
• /
• 1998

The plasma etching of polysilicon was performed with the HBr/$Cl_2/He-O_2$ gas mixture. The residual layers after photoresist strip were investigated using x-ray photoelectron spectroscopy (XPS) and scanning electron microscopy (SEM). The etch residue was identified as silicon oxide deposited on the top of the patterned polysilicon. In order to clarify the formation mechanism of the etch residue, the effects of various gas mixtures such as $Cl_2/He-O_2$and HBr/$Cl_2$were investigated. We found that the etch residue is well formed in the presence of oxygen, suggesting that the etch residue is caused by the reaction of oxvgen and non-volatile silicon halide compounds. Wet cleaning and dry etch cleaning processes were applied to remove the polysilicon etch residue, which can affect the electrical characteristics and further device processes. XPS results show that the wet cleaning is suitable for the removal of the etch residue.

• Journal of Sensor Science and Technology
• /
• v.7 no.1
• /
• pp.73-82
• /
• 1998

In silicon surface micro-machining, the newly developed GPE(gas-phase etching) process was verified as a very effective method for the release of highly compliant micro-structures. The developed GPE system with anhydrous HF gas and $CH_{3}OH$ vapor was characterized and the selective etching properties of sacrificial layers to release silicon micro-structures were discussed. P-doped polysilicon and SOI(silicon on insulator) substrate were used as a structural layer and TEOS(tetraethyorthdsilicate) oxide, thermal oxide and LTO(low temperature oxide) as a sacrificial layer. Compared with conventional wet-release, we successfully fabricated micro-structures with virtually no process-induced striction and residual product.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.104-104
• /
• 2010

현재 디스플레이 시장은 급변하게 변화하고 있다. 특히, 비정질 실리콘의 경우 디스플레이의 채널층으로 주로 상용화되어 왔다. 비정질 실리콘 기반의 박막 트랜지스터는 제작의 경제성 및 균일성을 가지고 있어서 널리 상용화되고 있다. 하지만 비정질 실리콘의 경우 낮은 전자 이동도(< $1\;cm^2/Vs$)로 인하여 디스플레이의 대면적화에 부적합하며, 광학적으로 불투명한 특성을 갖기 때문에 차세대 디스플레이의 응용에 불리한 점이 있다. 이런 문제점의 대안으로 현재 국내외 여러 연구 그룹에서 산화물 기반의 반도체를 박막 트랜지스터의 채널층으로 사용하려는 연구가 진행중이다. 산화물 기반의 반도체는 밴드갭이 넓어서 광학적으로 투명하고, 상온에서 증착이 가능하며, 비정질 실리콘에 비해 월등히 우수한 이동도를 가짐으로 디스플레이의 대면적화에 유리하다. 특히 Zinc Oxide, Tin Oxide, Titanum Oxide등의 산화물이 연구되고 있으며, indium이나 aluminum등을 첨가하여 전기적인 특성을 향상시키려는 노력을 보이고 있다. Tin oxide의 경우 천연적으로 풍부한 자원이며, 낮은 가격이 큰 이점으로 작용을 한다. 또한, $SnO_2$의 경우 ITO나 ZnO 열적으로 화학적 과정에서 더 안정하다고 알려져 있다. 본 연구에서는 $SnO_2$ 기반의 박막 트랜지스터를 DC magnetron sputtering를 이용하여 상온에서 제작을 하였다. 일반적으로, $SnO_2$의 경우 증착 과정에서 산소 분압 조절과 oxygen vacancy 조절를 통하여 박막의 전도성을 조절할 수 있다. 이렇게 제작된 $SnO_2$의 박막을 High-resolution X-ray diffractometer, photoluminescence spectra, Hall effect measurement를 이용하여 전기적 및 광학적 특성을 알 수 있다. 그리고 후열처리 통하여 박막의 전기적 특성 변화를 확인하였다. gate insulator의 처리를 통하여 thin film의 interface의 trap density를 감소시킴으로써 소자의 성능 향상을 시도하였다. 그리고 semiconductor analyzer로 소자의 출력 특성 및 전이 특성을 평가하였다. 그리고 Temperature, Bias Temperature stability, 경시변화 등의 다양한 조건에서의 안정성을 평가하여 안정성이 확보된다면 비정질 실리콘을 대체할 유력한 후보 중의 하나가 될 것이라고 기대된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.423.1-423.1
• /
• 2014

본 발표에서는 실리콘 이종접합 태양전지에서 중요한 실리콘 웨이퍼 표면/계면 제어에 대하여 발표한다. 다시 말하여, 실리콘 웨이퍼 기판 세정공정 변화에 따른 실리콘 웨이퍼 표면의 소수전하수명(minority carrier lifetime, MCLT) 및 태양전지 소자특성 변화에 대하여 연구하였다. 구체적으로, 실리콘 웨이퍼 클리닝 최초단계로써 KOH damage etching 공정을 도입할 때, 이후 클리닝 공정을 통일하여 적용한 웨이퍼 표면의 MCLT 및 상기 웨이퍼를 이용하여 플라즈마 화학기상증착법(PECVD)을 통하여 제작한 태양전지 소자 효율은 KOH etching 시간이 10분일 때 최대치에 도달한 후 감소하였다. 또한, RCA1, RCA2, Piranha로 이루어진 웨이퍼 클리닝 단계의 사이에, 또는 맨 마지막에 묽힌 불산용액(DHF, 5 %) 처리를 하여 표면 산화막 제거 및 수소종단처리를 하여 기판의 passivation 특성을 향상시키고자 할 때, 불산용액 처리 순서에 따른 웨이퍼 표면의 MCLT 및 태양전지 소자 효율을 비교하였다. 그 결과, 묽은불산용액을 클리닝 단계 사이에 적용하였을 때의 MCLT 및 태양전지 소자의 특성이 더 우수하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.316-316
• /
• 2013

실리콘(Si)은 이미지 센서, 포토검출기, 태양전지등 반도체 광전소자 분야에서 널리 사용되고 있는 대표적인 물질이다. 이러한 소자들은 광추출 또는 광흡수 효율을 향상시키는 것이 매우 중요하다. 그러나 Si의 높은 굴절율은 표면에서 30% 이상의 반사율을 발생시켜 소자의 성능을 저하시킨다. 따라서, 표면에서의 광학적 손실을 줄이기 위한 효과적인 무반사 코팅이 필요하다. 최근, 우수한 내구성과 광대역 파장 및 다방향성에서 무반사 특성을 보이는 서브파장 주기를 갖는 나노격자(subwavelength grating, SWG) 구조의 형성 및 제작에 관한 연구가 활발히 진행되고 있다. 이러한 구조는 경사 굴절율 분포를 가지는 유효 매질을 형성시킴으로써 Fresnel 반사율을 감소시킬 수 있어 반도체 소자 표면에서의 광손실을 줄일 수 있다. 그러나, SWG나노구조는 식각에 의한 표면 결함(defects)들이 발생하게 된다. 이러한 결함은 표면에서의 재결합 손실을 발생시켜 소자의 성능을 크게 저하시킨다. 이러한 문제를 해결하기 위해, 표면 보호막 및 무반사 코팅 층을 목적으로 하는 산화막을 표면에 형성시키기도 한다. 따라서 본 실험에서는 레이저간섭리소그라피 및 건식 식각을 이용하여 Si 기판에 SWG 나노구조를 형성하였고, 제작된 샘플 표면 위에 실리콘 산화막(SiOx)을 furnace를 이용하여 형성시켰다. 제작된 샘플들의 표면 및 식각 profile은 scanning electron microscope를 사용하여 관찰하였으며, UV-vis-NIR spectrophotometer 를 사용하여 빛의 입사각에 따른 반사율을 측정하였고, 표면 접촉각 측정 장비를 이용하여 표면 wettability를 조사하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2003.02a
• /
• pp.88-88
• /
• 2003

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.89-89
• /
• 2009

높은 소수반송자 수명(life-time)을 가지는 고품위 실리콘 기판은 고효율 실리콘 이종접합 태양전지 제작을 위한 중요 요소 기술 중 하나이다. 본 연구에서는 n-type c-Si 기판을 이용한 고효율 실리콘 이종접합 태양전지제작을 위해 hot water oxidation(HWO) 공정을 이용하여 고품위 실리콘 기판을 제작하였다. 실리콘 기판의 특성 분석은 Qusi-steady state photoconductance (QSSPC)를 이용하여 소수반송자 수명을 측정하였으며, 기판의 면저항 및 wetting angle을 측정하여 공정에 따른 특성변화를 분석하였다. Saw damage etching 된 기판을 웨이퍼 표면으로부터 particle, 금속 불순물, 유기물 등의 오염을 제거하기 위해 $60{\sim}85^{\circ}C$로 가열된 Ammonia수, 과산화수소수($NH_4OH/H_2O_2/H_2O$), 염산 과산화수소수($HCL/H_2O_2/H_2O$) 및 실온 희석불산(DHF) 중에 기판을 각각 10분 정도씩 침적하여, 각각의 약액 처리 후에 매회 10분 정도씩 순수(DI water)에서 rinse하여 RCA 세정을 진행한 후 HWO 공정을 통해 기판 표면에 얇은 산화막 을 형성시켜 패시베이션 해주었다. HF를 이용하여 자연산화막을 제거시 HWO 공정을 거친 기판은 매끄러운 표면과 패시베이션 영향으로 기판의 소수 반송자 수명이 증가하며, 태양전지 제작시 접촉저항을 감소시켜 효율을 증가 시킬수 있다. HWO 공정은 반응조 안의 DI water 온도와 반응 시간에 따라 life-time을 측정하여 진행하였으며, 이후 PE-CVD법으로 증착된 a-Si:H layer 및 투명전도 산화막, 금속전극을 증착하여 실리콘 이종접합 태양전지를 제작하였다.

• Journal of the Korean Vacuum Society
• /
• v.13 no.1
• /
• pp.34-38
• /
• 2004

Hot embossing master is indispensable for the fabrication of polymeric optical waveguides using hot embossing technology. Sidewall roughness of silicon master is directly related to optical loss of optical waveguides In this paper, a silicon master was fabricated by using a deep-RIE process. Additionally, thermal oxidation followed by oxide removal was carried out to minimize etched Si sidewall roughness. Thermal oxidation and oxide removal were performed with $H_2O_2$ atmosphere at $1050^{\circ}C$ and $NH_4$F:HF=6:l BOE, respectively, for the oxide thickness of 400$\AA$, 1000$\AA$, 3000$\AA$, 4500$\AA$, 5600$\AA$ and 6200$\AA$. The sidewall roughness was characterized by SEM and SPM-AFH measurements. We found that the roughness was improved from 12nm (RMS) to 6nm (RMS) for the scalloped sidewall and from 162nm (RMS) to 39nm (RMS) for the vertical striation sidewall, respectively.

• Journal of the Korean Institute of Telematics and Electronics T
• /
• v.36T no.1
• /
• pp.13-18
• /
• 1999

The trap density by the stress bias in silicon oxides with different thicknesses has been investigated. The trap density by stress bias was shown to be composed of on time current and off time current. The on time trap density was composed of dc current. The off time trap density was caused by the tunneling charging and discharging of the trap in the interfaces. The on time trap density was used to estimate to the limitations on oxide thicknesses. The off time trap density was used to estimate the data retention in nonvolatile memory devices.

• Journal of the Korean Vacuum Society
• /
• v.4 no.4
• /
• pp.373-379
• /
• 1995

200keV의 에너지로 산소 이온들을 주입한 후 열처리하여 만든 SIMOX의 층구조를 분광 타원해석법을 이용하여 비파괴적으로 분석하여, 약 $300AA$의 계면층과 $800\AA$의 매몰산화층이 $3360\AA$ 정도의 결정성 실리콘층 아래에 존재하는 것을 알 수 있었다. 이러한 매몰산화층의 분포와 TRIM 전산시늉 결과의 비교로부터 매몰산화층의 형성은 산소 이온들이 열처리에 따라 이온 주입시 실리콘의 비정질화가 최대인 곳 주변으로 이동하여 이루어짐을 알 수 있었다. 또한 측정 위치에 따른 분광 타원해석 상수들의 변화로부터 이온주입시의 이온빔의 형태와 주사 방향의 영향으로 생긴 SIMOX층구조의 비균일성을 알 수 있었다.